Examen ERII 3

(1)

^ème

Année Systèmes Logiques

1 : a) Montrer que l’opérateur NAND n’est pas associatif b) Montrer que l’opérateur NAND est un opérateur complet

c) Montrer que l’opérateur MUX (Multiplexeur) est un opérateur complet

2 : Démontrer les théorèmes suivants : a) a + bc = (a+b).(a+c) b) ab + a’c = ab +a’c + bc c) (a+b).(a’+c) = ac + a’b

3 : Soit une fonction logique Fdcba = c'd' + ac’ + a’c d’ + cd (ou x’ représente le complément de x) a) Déterminer une forme minimale de F (Karnaugh)

b) Déterminer la fonction duale de F

c) Transformer l’expression de F en produit de sommes

d) Exprimer la fonction F à l’aide d’opérateurs NAND2 (Nand 2 entrées) uniquement e) Exprimer la fonction F dans le champs de Galois (OUEx,ET)

f) Implanter la fonction F en technologie CMOS (on ne considérera aucune contrainte sur le nombre de transistors en série ou en parallèle)

g) En utilisant le théorème d’inclusion,

- montrer que le monôme a’b’d’ est inclus dans la fonction F - montrer que le monôme b’cd’ n’est pas inclus dans la fonction F

4 : Réaliser la fonction Fdcba = R1(0,2,3,5,7,8,9,11) à l'aide d'opérateurs MUX (Multiplexeur)

5 : Concevoir un circuit logique à structure itérative réalisant la transformation d’un nombre de n bits selon la procédure suivants :

Scruter le mot binaire à partir de la droite

1: Conserver les bits jusqu'au premier 1 inclus 2: Inverser les bits jusqu'au 1 suivant inclus 3: Conserver les bits jusqu'au 1 suivant inclus

Tant qu'il y a encore des bits à traiter répéter à partir de l'opération 2: