• Aucun résultat trouvé

S´erie d’exercices #8 IFT-1215 March 10, 2015

N/A
N/A
Protected

Academic year: 2022

Partager "S´erie d’exercices #8 IFT-1215 March 10, 2015"

Copied!
2
0
0

Texte intégral

(1)

S´erie d’exercices #8

IFT-1215 March 10, 2015

7.12

Le Little Prince Computer (LPC) est une variante mutante du LMC. Le LPC a une instruction suppl´ementaire, d´enomm´ee MOV XX,YY en assembleur, dont l’encodage en langage machine occupe deux mots:

0XX 0YY

Cette instruction d´eplace une donn´ee directement de l’adresse XX `a l’adresse YY sans affecter l’accumulateur. Pour ex´ecuter cette instruction, le Little Prince doit temporairement stocker la valeur XX. Il peut le faire en ´ecrivant la valeur sur un bout de papier qu’il grade en main tant que n´ecessaire. Ce petit bout de papier s’appelle le registre IAR (Intermediate Address Register). Montrer les d´etails du cyclefetch-execute de l’instructionMOV.

8.6

Montrer en d´etail le fonctionnement d’un LMC modifi´e pour fonctionner en pipeline. Discuter les modifications n´ecessaires pour r´esoudre les probl`emes de conflits de ressources et de d´ependances de contrˆole et de donn´ees.

6.12

Le programme LMC ci-dessous est cens´e additionner deux nombres, soustraire un troisi`eme de la somme, et renvoyer le r´esultat, i.e,

OU T =IN1+IN2−IN3

1

(2)

adresse mnemonique code

00 IN 901

01 STO 99 399

02 IN 901

03 ADD 99 199

04 STO 99 399

05 IN 901

06 SUB 99 299

07 OUT 902

08 HLT 000

Quelle est l’erreur? Corriger le programme.

2

Références

Documents relatifs

Soit un programme qui lit un entier suivi d’un caract` ere, en utilisant les instruc- tions suivantes:.. (write "Enter an integer and a character:") (read

Les nombre de 8bit en compl´ ement ` a 2 peuvent ˆ etre additionn´ es en faisant d’abord l’addition des 4bit du bas puis l’addition des 4bit du haut.. Le bit de poids fort (MSB)

Ecrire un programme en assembleur LMC qui lit un nombre arbitraire de nom- ´ bres et renvoie le plus grand de ces nombres.. Utiliser le nombre 0 pour indiquer la fin de la s´ equence

Utiliser un format binaire sur 32bit: 1 bit de signe, suivit de 8 bits d’exposant avec un excentrement de 127, suivit d’une mantisse de 23bit implicitement pr´ efix´ ee par

Un d´ ecodeur est un circuit logique combinatoire qui a autant de sorties que de valeurs possibles d’entr´ ees. Chaque sortie est ` a 1 seulement pour la combinaison des

Mettre au point un circuit s´ equentiel avec une entr´ ee I et une sortie O, telle que O passe ` a 0 apr` es trois z´ eros cons´ ecutifs en entr´ ee, passe ` a 1 apr` es trois uns

Si on remplace le processeur par un LMC-C identique ` a LMC-0 mais avec un cache de latence 10ns, quel est le maximum d’instructions ADD qu’il pourra ex´ ecuter en une seconde?. Si

Si on remplace le processeur par un LMC-C identique ` a LMC-0 mais avec un cache de latence 10ns, quel est le maximum d’instructions ADD qu’il pourra ex´ ecuter en une seconde2. Si