EXAMEN MAITRISE EEA - Janvier 1998 module : UE2377MAE - Systèmes Logiques
Durée : 2 heures
Documents interdits
1 : Synthèse d’un système séquentiel synchrone
a - Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée E et une sortie S (Figure 1). Ce circuit doit réaliser le complément à 2 de nombres de 4 bits arrivant en série sur son entrée E (poids faible en tête). Les nombres complémentés sont fournis en série sur la sortie S du circuit (poids faible en tête).
Le choix du type de machine (Moore ou Mealy) est libre.
Nota : Pour déterminer le complément à 2 on utilisera l’algorithme suivant:
Scruter le nombre N à partir des poids faibles
Tant que les bits rencontrés sont à 0, les conserver
Conserver le premier 1
Inverser tous les bits suivants
... E S
Nombres de 4 Bits Figure 1
H
b - Discuter des avantages et inconvénients du type de machine choisi par rapport à l’autre choix possible (Moore, Mealy)
c - Reprendre la synthèse du circuit en associant un compteur par 4 au système précédent de façon à expliciter l’instant de présence de chacun des bits sur l’entrée E (Synthèse en temps explicite).
2 : Système séquentiel asynchrone
Soit la table des phases réduite présentée sur la figure 2.
- Déterminer un codage permettant d’éviter tout aléas de fonctionnement.
- Coder la table des phases réduite.
Etats Etats Suivants
00 01 11 10 (e1,e2) a (1,2,3) 1 2 8 3
b(4,5,6) 1 4 6 5 Figure 2 c(7,8) 7 2 8 5
3 : Minimisation d’une fonction logique
a - Par la méthode de Quine Mc Cluskey, déterminer la base première complète de la fonction multiple composée des deux fonctions simples F1 et F2 suivantes :
Id (F1) = R1(0,5,6,7,10,11,12,15) + RΦ(2,8,9) Id (F2) = R1(4,5,7,12,15)
b - Déterminer une expression de chacune des deux fonctions qui minimise le nombre de portes global nécessaire à la réalisation de ces fonctions. On utilisera pour cela une table de choix.
FIN
