MEA 2
èmeAnnée Systèmes Logiques
Septembre 2001
1- Concevoir un système logique permettant d’obtenir le complément à 2 de nombres de 4 bits arrivant en série sur une entrée E (poids faible en tête). Les nombres complémentés (à 2) ressortent en série sur une sortie S (toujours poids faible en tête). Le système est
synchronisé par une horloge H (Figure 1).
On se limitera à donner :
Le graphe d’état du système
La table d’états
La table d’états réduite
... E S
N H
Figure 1
2- Faire la synthèse d'un système séquentiel asynchrone disposant de deux entrées D et H et d’une sortie Q fonctionnant de la manière suivante :
Qn+1 = D si H passe de 0 à 1
Qn+1 = Qn si H passe de 1 à 0 ou si H n’est pas modifié
On donnera :
- Le graphe des phases primitives - La table des phases primitives, - La tables des phases réduite - La table des phases codée
- Les équations de la sortie et des variables secondaire
