I – Introduction, rappels

W

Source ( S )

Grille ( G )

Drain ( D )

Le MOSFET

I – Introduction - Rappels.

1 - Structure, vue 3D du MOS à canal N

:

G

D i_D

v

n⁺ n⁺

zone du canal

MOSFET : Metal Oxide Semiconductor Field Effect Transistor

G

S

v_DS v_GS

W largeur du canal [µm]

L longueur du canal [µm]

length

width

substrat de type p ( body / bulk )

n⁺ n⁺

p⁺

Metal ( Poly Si ) Oxide ( SiO₂ ) Semiconductor Source ( S ) Grille ( G ) Drain ( D )

Body ( B )

Métal

"canal"

L

I – Introduction, rappels

G

D

S i_D

v_DS v_GS

G

D

S

B G

D

S

B

pour v_SB = 0 pour v_SB≠0

I – Introduction, rappels

Composants discrets : power

commutation ,amplification

MOS :

peu fréquent

3 pattes

Electronique intégrée : composant "roi " de la micro-électronique

Technologie caractérisée par L_min de grille

Electronique intégrée : composant "roi " de la micro-électronique

Intel Intanium quadri-cœurs : 45 nm, 2 milliards de transistors 4 pattes, choix W et L

outils de conception informatisés : CAO

G

D

S i_D

v_DS v_GS

I – Introduction, rappels

2 – Caractéristiques courant – tension du NMOS

.

La tension appliquée entre la grille et la source, v_GS, permet de contrôler le courant circulant entre le drain et la source, i_D.

i.e. source de courant commandée par une tension

contrôle commandé G V

I = ⋅

i_G=0

Cf. cours MCME pour les aspects théoriques de l’établissement de la caractéristique i_D – v_DS en fonction des différents régimes de polarisation du transistor.

V_contrôle

contrôle commandé G V

I = ⋅

G = transconductance [A/V]

Le courant de grille sera considéré nul :

i

≈ 0

I – Introduction, rappels

a. Caractéristique i_D - v_DS

i_D (mA)

1,5

Pour v_GS ≤ 0 : Transistor bloqué

= 0 i

Pour v_GS ≤ V_tn : Inversion faible

≈ 0 i

Cutoff

v_DS (V)

v_GS ≤≤≤≤ V_tn 0

0,5 1

1 2 3 4

≈ 0 i

V_tn : tension de seuil du NMOS (qqs 100aines mV)

i_D (mA) ^{vDS = vGS - Vtn}

v_GS= V_tn+ 2

triode 1,5

I – Introduction, rappels

a. Caractéristique i_D - v_DS

Pour v_GS ≥ V_tn et v_DS ≤ v_GS – V_tn: Régime triode

( ) 



 



 − −

= 2

2

' DS

DS tn GS

n D

v v V L v

k W i

k’_n = µ_nC_ox facteur de gain NMOS [µA/V²]

µ mobilité des e^- [cm²/Vs]

v_DS (V)

v_GS ≤≤≤≤ V_tn

v_GS= V_tn+ 0,5

vGS= Vtn+ 1,5

v_GS= V_tn+ 1

vGS= Vtn+ 0,7

0 0,5

1

1 2 3 4

µ_n mobilité des e^- [cm²/Vs]

C_ox= ε_ox/ t_ox capacité surfacique de grille

t_ox épaisseur d’oxyde de grille [nm]

[F/cm²]

ε_ox permittivité SiO₂ [F/m]

i_D(mA)

v_GS= V_tn+ 2

v_GS= V_tn+ 1,5 v = V + 1 0,3

I – Introduction, rappels

a. Caractéristique i_D - v_DS

pour v_DS 2(v_GS - V_tn)

(

)

D

v V v

L k W

i =

−

Zone linéaire du régime triode

<<

v_DS (mV)

v_GS= V_tn+ 0,5 v_GS= V_tn+ 1 v_GS= V_tn+ 0,7

0 200

(

)

n D

DS

DS

v V

L k W i

r = v = 1

−

i_D (mA)

v_DS = v_GS - V_tn

v_GS = V_tn + 2

triode saturé

1,5

I – Introduction, rappels

a. Caractéristique i_D - v_DS Pour v_GS ≥ V_tn et v_DS ≥ v_GS – V_tn: Régime saturé

( )

'

2 1

tn GS

n

D

v V

L k W

i = −

v_DS (V)

v_DS = v_GS - V_tn

v_GS ≤≤≤≤ V_tn

v_GS = V_tn + 0,5 v_GS = V_tn + 1,5

v_GS = V_tn + 1

v_GS = V_tn + 0,7

0 0,5

1

1 2 3 4

r_o = ∞

i_D(mA)

1 1,5

v_DS = cte v_DS ≥ v_GS - V_tn

I – Introduction, rappels

b. Caractéristique i_D - v_GS Pour v_GS ≥ V_tn et v_DS ≥ v_GS – V_tn: Régime saturé

( )

'

2 1

tn GS

n

D

v V

L k W

i = −

Equation quadratique

v_GS (V)

0 0,5

1

1 2 3

V_tn

V_tn : tension de seuil du NMOS (qqs 100aines mV)

v_OV = v_GS– V_t tension d’ overdrive effective

' 2

2 1

OV n

D

v

L

k W

i =

Body (p)

n⁺ n⁺

Source ( S ) Grille ( G ) Drain ( D )

L

Source ( S ) Grille ( G ) Drain ( D )

I – Introduction, rappels

3 – Modulation de la longueur du canal.

Régime triode : v_GS ≥ V_tn et v_DS ≤ v_GS – V_tn

Régime saturé : v ≥ V et v = v – V

Body (p)

n⁺ n⁺

L

Body (p)

n⁺ n⁺

Source ( S ) Grille ( G )

L

L -∆L ∆L

Drain ( D )

Régime saturé : v_GS ≥ V_tn et v_DS = v_GS – V_tn Pincement du canal à la limite de saturation

Régime saturé : v_GS ≥ V_tn et v_DS > v_GS – V_tn Canal pincé, modulation de sa longueur

L L - ∆L

Avec ∆L

↑

↑

↑

i_D(mA)

v_DS = v_GS - V_tn

v_GS = V_tn + 2

v_GS = V_tn + 1,5

triode saturé

1,5

I – Introduction, rappels

3 – Modulation de la longueur du canal.

v_DS (V)

v_GS ≤≤≤≤ V_tn

v_GS = V_tn + 0,5 v_GS = V_tn + 1,5

v_GS = V_tn + 1

v_GS = V_tn + 0,7

0 0 0,5

1

1 2 3 4

r_o finie = 1 / pente r_o = ∆∆∆∆v_DS/∆∆∆∆i_D

(

) (

)

n

D

v V v

L k W

i = − . 1 + λ

2

1

I – Introduction, rappels

3 – Modulation de la longueur du canal.

modélisation de l’effet de modulation de L

λ= 1 / V_A coefficient de modulation de la longueur de canal [V^-1] V_A tension d’Early^(analogie) [V]

proportionnelle à L

i_D(mA)

v_DS(V) vGS= Vtn+ 0,5 vGS= Vtn+ 2

v_GS= V_tn+ 1,5

vGS= Vtn+ 1

v_GS= V_tn+ 0,7

0

-V_A = -1/λλλλ

Résistance de sortie : r_o

D A cte D

D v DS

o

I

V I

i r v

GS

=

 =



 





∂

= ∂

=

λ

1

substrat de type p ( body / bulk )

n⁺ n⁺

p⁺

S G D

B (gnd)

NMOS

p⁺ p⁺

D G S

PMOS

n⁺

B (Vdd)

n – well (puits)

I – Introduction, rappels

4 – Transistor MOS à canal P.

substrat de type p ( body / bulk )

G

S

D i_D

v_SD v_SG

G

D S

B

I – Introduction, rappels

4 – Transistor MOS à canal P.

G

S

D i_D

v_SD

v_SG

Caractéristiques i

- v

et i

- v

Reprendre les conditions et équations du NMOS en remplaçant v_GS par v_SG, v_DS par v_SD, V_tn par –V_tp, et k’_n par k’_p

k’_p facteur de gain du PMOS [µA/V²]

µ ≅ µ / 2 ∼ 3

Le courant i_D est pris sortant par le drain du PMOS (entrant pour le NMOS).

µ_p≅ µ_n / 2 ∼ 3

!

V_tp tension de seuil du PMOS (V_tp

<

t_ox ^(nm) C_ox ^(fF/µm2) µ.C_ox ^(µA/V2)

NMOS

175

PMOS

58 0,35 µm

7,5

…

NMOS

267

PMOS

93 0,25 µm

6 5,8

NMOS

387

PMOS

86 0,18 µm

4 8,6

NMOS

…

PMOS

… 65 nm

1,2

…

I – Introduction, rappels

Exemples de technologies.

µ.C_ox ^{(µA/V )} V_t0 ^(V) V_DD ^(V)

175 0,46

3,3 58 -0,6

267 0,43

2,5 93 -0,62

387 0,48

1,8 86 -0,45

… 0,42

1,2 ∼ 0,8

… -0,36

∅ Cheveu = 50 – 100 µm

I – Introduction, rappels

5 – Effet de substrat.

Le substrat p est généralement connecté au potentiel le plus électronégatif ^(gnd).

body p

n⁺ n⁺

p⁺

V_S V_G V_D

B

gnd

Pour v_SB

↑

↑

Modélisation :

(

)

t

t

V v

V =

+ γ ^{. 2} φ + − ² φ

V_t0 tension de seuil pour v_SB = 0 [V]

2∅_f potentiel d’inversion de surface (0,6∼0,7 V) [V]

γ facteur d’effet de substrat ^{(≈0,4 V1/2)} [V^1/2]

Variation de v_SB ⇒ variation de i_D body ≈ 2^ème grille

I – Introduction, rappels

6 – Effets de la température.

V_t - 2mV/°C ⇒ i_D augmente avec T°

k’ dk’/dT < 0 ⇒ i_D diminue avec T°

effet prépondérant i_D diminue avec T°

7 – Qualité de la modélisation.

7 – Qualité de la modélisation.

Equations précédentes = modélisation au 1^er ordre, c.-à-d. plutôt inexacte Adapté à un calcul manuel pour un résultat approché à 10-20% près, ensuite recours aux logiciels de simulation électrique (spice).

Hors cadre de ce cours :

- conduction en inversion faible (subthreshold),

- effets liés aux longueurs de canal submicroniques.

Le MOSFET

II – Le transistor MOS en amplification.

1 – Utilisation en amplification.

V_DD

a. Construction graphique.

i_D(mA) _v

GS = V_DD

1^ère qualité amplificateur ?

R_D

v_GS

i_D

v_D

v_DS (V)

v_GS

V_DD Droite de

charge

v_GS ≤≤≤≤ V_tn

i_D= (V_DD – v_D) / R_D v_D= V_DD –R_D i_D

II – Le transistor MOS en amplification

a. Construction graphique.

v_D (V)

V_DD

triode saturé

off

v_GS (V)

V_DD

II – Le transistor MOS en amplification

a. Construction graphique.

v_D (V)

V_DD

triode saturé

off

v_GS (V)

V_DD

t v_gs

II – Le transistor MOS en amplification

a. Construction graphique.

v_D (V)

V_DD

triode saturé

off

v_d

t

v_GS (V)

V_DD

t

t

v_gs

II – Le transistor MOS en amplification

a. Construction graphique.

v_D (V)

V_DD

triode saturé

off

v_d

t

v_GS (V)

V_DD

t

t

v_gs

En régime saturé v_D- v_GS ≈≈≈≈droite Amplification linéaire

gain = pente

II – Le transistor MOS en amplification

b. Mise en équations.

R_D V_DD

i_D

v_GS = V_GS + v_gs

composante continue

composante variable

v_GS V_GS

v_gs

v_GS

v_D V_GS

v_gs

t (s)

Amplification : polarisation en régime saturé (linéarité)

II – Le transistor MOS en amplification

b. Mise en équations.

• pour v_gs

<<<<<<<<

(

)

(

)

D

V V v

L k W V

L V k W

i =

−

+

−

2 1

I_D

courant de

i_d

composante

(λ=0)

courant de polarisation

composante variable

d D D

D DD

D

V R I R i

v = − −

V_D v_d

II – Le transistor MOS en amplification

b. Mise en équations.

• pour v_gs

<<<<<<<<

transconductance :

( ^{V V} ) [ ^{A V} ]

L k W v gs

i d

g

= =

−

/

continues (DC)

c.-à-d. de la polarisation

D n

OV D

m

I V k W L I

g = 2 / = 2

. .

gain en tension p.s. :

[ ^{V V} ]

R g v

v

A

=

/

= −

/

II – Le transistor MOS en amplification

2 – Séparation des régimes continu et variable (DC et AC).

R_D V_DD

v

G

D

i_G= 0

R_D

V_DD

i_D

vD

i_D

v_D V_GS

v_gs

v_GS V_GS

v_gs D

S i_d

vD= VD+ vd

I_D

II – Le transistor MOS en amplification

Par application du théorème de superposition

V_GS

G

D I_D

I_G= 0

R_D

I_D G

D i_d

i_g= 0

R_D

i_d

v v_gs

V_DD

+

S I_D

V_D

S

v_d

+

régime DC régime AC

v gs d g

i =

( )

'

2 1

tn GS

n

D

V V

L k W

I = −

II – Le transistor MOS en amplification

3 – Modèle équivalent petits signaux du MOS.

Validité : - polarisation en régime saturé, - v_gs petit devant 2V_ov,

- basses fréquences.

G D

i_d

G D

i_d

i_g= 0 i_g= 0

v_gs

S

g_m.v_gs r₀ v_gs

S

g_m.v_gs

prise en compte de la modulation de longueur du canal

(

)

n

m

V V

L k W

g =

−

D n

OV D

m

I V k W L I

g = 2 / = 2

. .

D A

o

V I

r = /

Le choix du point de polarisation fixe les valeurs des paramètres du modèle p.s.

II – Le transistor MOS en amplification

3 – Modèle équivalent petits signaux du MOS.

Interprétation graphique de la notion de transconductance :

i_D(mA)

1,5

pt de

polarisation ^{GS v cte}

D m

DS

v pente i

g

=

 



 



∂

= ∂

=

linéarisation de la caractéristique autour du point de polarisation

v_GS (V)

0 0,5

1

1 2 3

V_tn

polarisation





II – Le transistor MOS en amplification

3 – Modèle équivalent petits signaux du MOS.

Interprétation graphique de la notion de transconductance :

i_D(mA)

1,5

pt de

polarisation ^{GS v cte}

D m

DS

v pente i

g

=

 



 



∂

= ∂

=

linéarisation de la caractéristique autour du point de polarisation

v_GS (V)

0 0,5

1

1 2 3

V_tn

polarisation





t v_gs

II – Le transistor MOS en amplification

3 – Modèle équivalent petits signaux du MOS.

Interprétation graphique de la notion de transconductance :

i_D(mA)

1,5

pt de

polarisation ^{GS v cte}

D m

DS

v pente i

g

=

 



 



∂

= ∂

=

linéarisation de la caractéristique autour du point de polarisation

v_GS (V)

0 0,5

1

1 2 3

V_tn

polarisation





t v_gs

t

i_d

II – Le transistor MOS en amplification

3 – Modèle équivalent petits signaux du MOS.

Intégration de l’effet de substrat dans le modèle :

G

v_gs

D

g_m.v_gs r₀

i_d

i_g= 0

g_mb.v_bs

B v_bs

S

body ≈ 2^ème grille

g_mb = χ.g_m tq χ = 0,1 à 0,3

Exercice 2.3 (TD2 p5)

R

V

R

C

C

R

V

R_G = 10 MΩ R_D = 10 kΩ R_L = 10 kΩ V_DD = 15 V C_L très grand

V_tn = 1,5 V

k’_n(W/L) = 0,35 mA/V² V_A = 50 V

R

v

C

v

Z

= ? A

= ? V

= ?

Le MOSFET III – Polarisation, étude DC.

1 – Importance du choix du point de polarisation.

• choix du régime de fonctionnement du transistor

• réglage des paramètres p.s. (amplification / saturation)

• de l’excursion en sortie (amplification / saturation)

i_D^(mA)

v_DS^(V)

VDD

Pol₁

Pol₂

2 – Polarisation de composants discrets.

III - Polarisation, étude DC

a. Fixer V_GS.

Les valeurs de V_t, C_ox, et W/L varient fortement d’un composant à l’autre

(y compris pour des composants de même référence).

!

i_D(mA)

1,5

MOS 1

MOS 2

v_GS (V)

0 0,5

1

1 2 3

MOS 2

V_GS I_D1

I_D2

Polarisation de mauvaise qualité

b. Fixer V_G et ajouter une résistance de source.

III - Polarisation, étude DC

R_S

I_D V_G

V_GS

R_S : apport d’une contre-réaction négative stabilisation de I_D

I_D

i_D(mA)

v_GS(V) 0

0,5 1,5

1 2 3

MOS 1

MOS 2

V_G

I_D1 I_D2

V_G– V_GS = R_S I_D I_D = V_G/R_S– V_GS/R_S

Schémas de polarisation :

III - Polarisation, étude DC

R_D

V_DD

R_G1

V_DD

V_DD

R_D

I_D

I_D

V_G

V_G

R_S R_G2

- V_SS R_S

R_G

V_G

Alimentation simple Alimentation double

c. Résistance de contre-réaction grille-drain.

III - Polarisation, étude DC

R_D

V_DD

R_G

I_D

V_GS

Exercice 1.1 (TD1 p1)

V_DD= 3,3 V

R_D

I_D D

V_DD = 3,3 V V_tn = 0,46 V k’_n = 175 µA/V² NMOS :

Dimensionner le circuit ci contre afin d'obtenir une polarisation du transistor telle que I

= 100 µA et V

= 1 V.

A quelle régime de fonctionnement correspond cette polarisation ?

V_SS= -3,3 V

R_S

cette polarisation ?

On considère que la modulation de la longueur du

canal est négligeable (λ = 0) et on prend W=40µm

et L=1µm.

Exercice 1.2 (TD1 p1)

V_DD = 3,3 V V_tn = 0,46 V k’_n = 175 µA/V² NMOS :

Donner le potentiel de chacun des nœuds et le courant circulant dans chacune des branches de ce circuit.

R_D V_DD = 3,3 V

R_G1

On prend R

= R

= 5 MΩ, R

= R

= 10 kΩ, W = 30 µm, L = 1 µm et λ = 0.

Expliquer le choix des valeurs de R

et R

.

R_G2

Exercice 1.5 (TD1 p2)

V_DD = 3,3 V V_tn = 0,46 V k’_n = 175 µA/V² NMOS :

R

V

= 3,3 V

Dimensionner ce circuit de façon à avoir V

= 0,1 V.

On prend W = 6 µm et L = 1 µm.

Que vaut r , la résistance drain source à ce point de

Que vaut r

, la résistance drain source à ce point de

polarisation ?

3 – Polarisation par source de courant.

a. principe.

III - Polarisation, étude DC

V_DD

R_D

I_D V_G

- V_SS

R_G

I_D

b. Source/Miroir de courant.

III - Polarisation, étude DC

I₀ I_REF

R V_DD

I₀

V₀

V_GS

Mn1 Mn2

V₀

Mn1 et Mn2 en régime saturé :

R V I V

I

=

=

−

( )

( )

2 .

2

0

/

/ L W

L I W

I

I =

=

b. Source/Miroir de courant.

III - Polarisation, étude DC

Source de courant idéale : I₀

V₀

0

I_REF

Source de courant MOS :

λ ≠ 0 r_o2finie Saturation Mn2

I₀

V₀

0

I_REF

V_GS

V_OV V_DD

pente 1/r_o2

I₀

V_{0 ro2}

Modèle p.s. :

Exercice 3.1 (TD3 p6)

V_DD = 3,3 V V_tn = 0,46 V k’_n = 175 µA/V² NMOS :

R V_DD

Proposer un design permettant de réaliser un miroir de courant tel que I

= 100 µA et V

= 0,3 V (on prendra arbitrairement L = 2 µm).

I₀ I_REF

V_GS

Mn1 Mn2

V₀ R

I_REF

V_DD

b. Source/Miroir de courant.

III - Polarisation, étude DC

Augmentation de la résistance de sortie : source cascode.

R_out = g_mr_o2r_o3 I₀

Mn1 Mn2

V₀

Mn4 Mn3

V_o ≥ 2V_GS - V_tn

V_GS

réduction dynamique

b. Source/Miroir de courant.

III - Polarisation, étude DC

Mp1 Mp2

V_DD

Mp3 V_DD

Distribution des courants de polarisation dans un circuit intégré :

I_p2 R_P

I_REF

Mn1 Mn2

-V_SS

I_n2

Le MOSFET

IV – Etages amplificateurs élémentaires.

1 – Introduction - étage amplificateur.

• Besoins :

– température, pression, humidité…

• Capteur :

– élément actif ou passif dont les caractéristiques varient avec la – élément actif ou passif dont les caractéristiques varient avec la

grandeur physique

– Variation faibles avec peu d’énergie

• µV,mV, µA,mA, µΩ,mΩ

• Nécessité : Amplification

IV – Etages amplificateurs élémentaires

Critères de qualité-choix des amplificateurs :

• Linéarité - distorsion :

- Le signal ne doit pas être déformé.

• Bande passante :

- L’amplification doit être constante sur tout le spectre du signal amplifié.

• Forme de l’alimentation disponible :

• Forme de l’alimentation disponible :

- Simple ou double.

• Rendement :

-

η

VE CHARGE

VS

IV – Etages amplificateurs élémentaires

Amplification (en tension) :

v

δVs/ δVe

Av est linéaire : vs(0)=ve(0) vs(∞)=Av.ve(∞)

La réalité est bien différente !!!

v

U1

Vdd

U1 +V

IV – Etages amplificateurs élémentaires

Alimentations

apporte l’énergie au système.

permet la polarisation.

BAT1

AMPV

U1

AMPV

-V V1

VSINE

Simple Double

v

A_v = δVs/ δVe

VE CHARGE

VS

VCC

VCC

e s

A1

AMPLI

saturation Non-linéarité

IV – Etages amplificateurs élémentaires

Amplificateur réel :

v

saturation

Non-linéarité

Décalage (offset) Les choses se compliquent, Vs peut

être :

- Déformée (non linéarité) - Ecrêtée (saturation)

- Posséder une composante continue (offset)

v

A_v=δVs/ δVe saturation Non-linéarité

VE

CHARGE

VS

VCC

e s

A1

AMPLI

VEPOL

v

IV – Etages amplificateurs élémentaires

Cas d’un amplificateur mono tension :

v

saturation

Non-linéarité

Décalage (offset) v_s(t) se déplace autour du point de

repos, généralement VCC/2 v_E = V_{E POL} + v_e

v_S = V_CC/2 + v_s

V

/2

V_{E POL} v_e

V V

e

log s

20

1 2 ω ω −

= Bp

IV – Etages amplificateurs élémentaires

Bande passante :

tracée dans le diagramme de Bode.

ω1, ω2 pulsations de coupure à -3dB

ω log

ω 1 ω ²

-3dB

IV – Etages amplificateurs élémentaires

Modèle d’un amplificateur :

+V_CC

-V_EE R_L

v_g

R_g

source

amplificateur

charge

v_L i_e

i_l Z_e

Z_s v_s

v_e

● Fonction: amplifier la puissance du “signal”

- tout amplificateur est alimentée par une source d’energie externe (ici: V_CC et (ou) V_EE)

● La sortie agit comme une source de tension v_s caractérisée par son impédance de sortie Z_s

● L’entrée de l’amplificateur est caractérisée par son impédance d’entrée

e e e

i Z = v

☛ Z_s = résistance de Thévenin équivalent au circuit vu par R_L

charge

● Gain en tension :

Comme Z_s ≠≠≠≠0 le gain en tension dépend de la charge

e s e R

v L

v v v

A v

L

=

=

∞

Gain “en circuit ouvert” : =

Définitions

Gain “sur charge” : _v

s L

L e

vL L

A

Z R

R v

A v

= +

=

IV – Etages amplificateurs élémentaires

+V_CC

-V_EE R_L

v_g

R_g

source

amplificateur

charge

v_L i_e

i_l Z_e

Z_s v_s v_e

s L

e

Comme Z_e ≠≠≠≠ ∞∞∞∞, A_vc diffère de A_vL

vL e g

e g

L

vc

A

Z R

Z v

A v

= +

=

Gain “composite”:

(tient compte de la

résistance de sortie de la source)

● Gain en courant :

L e vL e

i L

R Z A i

A = i =

● Gain en puissance : _{v i}

e g

L

p L A A

i v

i A v

c ⋅

=

=

Expression du gain en dB :

Tension : 20 log|Av|

Courant : 20 log|Ai|

Puissance : 10 log|Ap|

● Impédance d’entrée :

e e

e i

Z = v

IV – Etages amplificateurs élémentaires

+V_CC

-V_EE R_L

v_g

R_g

source

amplificateur

charge

v_L i_e

i_l Z_e

Z_s v_s v_e

● Impédance de sortie :

=0

=

vg

x x

s i

Z v

+V_CC

-V_EE v_g=0

R_g

source v_x

i_e

i_x Z_e

Z_s v_s

v_e

☛L’amplificateur “idéal” :

● Gains indépendants de l’amplitude et de la fréquence (forme) du signal d’entrée

● Impédance d’entrée élevée ➙peu de perturbation sur la source

● Impédance de sortie faible ➙peu d’influence de la charge

☛ La réalité...

IV – Etages amplificateurs élémentaires

La réalité...

Domaine de linéarité : distorsion du signal pour des amplitudes trop élevées Nonlinéarité des caractéristiques électriques des composants

la tension de sortie ne peut dépasser les tensions d’alimentation

Bande passante limitée : le gain est fonction de la fréquence du signal capacités internes des composants

condensateurs de liaison

Impédances d’entrée (sortie) dépendent de la fréquence