Chapitre II Composants Num´eriques

Chapitre II Composants Num´ eriques

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 1 / 38

Introduction

Introduction

Le chapitre pr´ec´edent a permis de revoir les bases de l’alg`ebre bool´eenne. On y a ´egalement r´esum´e les caract´eristiques et fonctionnement fondamental des plus primitifs des composants num´eriques : les portes logiques et les bascules.

Ce chapitre se base sur le pr´ec´edent, en ce sens qu’il pr´esente et d´ecrit le fonctionnement de circuits logiques simples mais courants, et qui font partie des circuits int´egr´es commerciaux d’aujourd’hui.

D´ecodeurs

D´ ecodeurs

Und´ecodeurest un circuit combinatoire qui convertit l’information binaire d’une entr´ee de n-bits en une sortie d’au plus 2ⁿbits.

Un d´ecodeur `a n entr´ees et `a m sorties est appel´e d´ecodeur de ligne n-`a-m, o`u m≤2ⁿ.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 4 / 38

D´ecodeurs

D´ ecodeur de ligne 3-` a-8

Le sch´ema suivant est le diagramme logique d’un d´ecodeur de ligne 3-`a-8

Pour l’entr´eeA2A1A0= 010, qui est le code binaire de 2, seule la sortieD2= 1, les autres

´

etant toutes `a 0.

Pour l’entr´eeA2A1A0= 101, qui est le code binaire de 5, seule la sortieD5= 1, es autres

´

etant toutes `a 0.

D´ecodeurs

Le bit Enable,E, active (quandE= 1) ou d´esactive (quandE= 0) la fonctionnalit´e du d´ecodeur.

Lorsque le d´ecodeur est d´esactiv´e (E= 0), toutes les pins de sortie du d´ecodeur sont remises

` a 0.

Table 1:Table de v´erit´e d’un d´ecodeur de ligne 3-`a-8

Enable Inputs Outputs

E A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0

0 x x x 0 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 0 0 1

1 0 0 1 0 0 0 0 0 0 1 0

1 0 1 0 0 0 0 0 0 1 0 0

1 0 1 1 0 0 0 0 1 0 0 0

1 1 0 0 0 0 0 1 0 0 0 0

1 1 0 1 0 0 1 0 0 0 0 0

1 1 1 0 0 1 0 0 0 0 0 0

1 1 1 1 1 0 0 0 0 0 0 0

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 6 / 38

D´ecodeurs

Devoir :

Montrez qu’un d´ecodeur de ligne 3-`a-8 peut ˆetre construit en utilisant deux d´ecodeurs de ligne 2x4 et une porte NON.

Encodeurs

Encodeurs

Unencodeurest un circuit combinatoire qui effectue l’op´eration inverse du d´ecodeur.

Un encodeur `a 2<sup>n</sup>bits d’entr´ee etnbits de sortie g´en`ere le code binaire correspondant `a la valeur de l’entr´ee.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 8 / 38

Encodeurs

Encodeur 8 × 3

Table 2:Table de v´erit´e d’un encodeur 8-`a-3

Inputs Outputs

D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0

0 0 0 0 0 0 0 1 0 0 0

0 0 0 0 0 0 1 0 0 0 1

0 0 0 0 0 1 0 0 0 1 0

0 0 0 0 1 0 0 0 0 1 1

0 0 0 1 0 0 0 0 1 0 0

0 0 1 0 0 0 0 0 1 0 1

0 1 0 0 0 0 0 0 1 1 0

1 0 0 0 0 0 0 0 1 1 1

Lorsque les entr´ees sont toutes 0 sauf, par exemple,D3= 1, la sortie =A2A1A0= 011, qui est le code binaire de 3.

Encodeurs

Devoir

Montrez que les expressions bool´eennes des sorties d’un encodeur 3x8 sont:

A0=D1+D3+D5+D7

A1=D2+D3+D6+D7

A3=D4+D5+D6+D7

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 10 / 38

Multiplexeurs

Multiplexeurs

Unmultiplexeurest un circuit combinatoire qui re¸coit l’information binaire de l’un de ses 2ⁿ bits d’entr´ee de donn´ees, et la dirige vers une ligne de sortie unique

La s´election d’un bit d’entr´ee de donn´ees particulier est d´etermin´ee par un ensemble de bits des´electiond’entr´ee.

Un multiplexeur 2ⁿ×1 poss`ede 2ⁿbits d’entr´ee de donn´ees,nbits de s´election d’entr´ee, et 1 bit de sortie.

Multiplexeurs

Example 1 (Multiplexeur 4-`a-1).

Table 3:Table de fonction d’un multiplexeur de ligne 4-`a-1

Select Output S1 S0 Y

0 0 I0

0 1 I1

1 0 I2

1 1 I3

Figure 1:Multiplexeur de ligne 4-`a-1

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 12 / 38

Multiplexeurs

Example 2 (Quadruple multiplexeur 2-`a-1).

Table 4:Table de fonction d’un quadruple multiplexeur 2-`a-1

E S Y

0 x All 0’s

1 0 A

1 1 B

Figure 2: Quadruple multiplexeur de ligne 2-`a-1

Lorsque le bit EnableE= 1 et le bit de s´electionS= 0, l’entr´eeA3A2A1A0est dirig´ee vers Y3Y2Y1Y0.

Lorsque le bit EnableE= 1 et le bit de s´electionS= 1, l’entr´eeB3B2B1B0est dirig´ee vers Y3Y2Y1Y0.

Registres

Registres

Unregistreest compos´e de bascules et de portes logiques.

Les bascules retiennent l’information pendant que les portes logiques (qui forment un circuit combinatoire) contrˆolent quand et comment les nouvelles informations sont transf´er´ees au registre.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 14 / 38

Registres

Le sch´ema suivant est le diagramme logique d’un registre de 4 bits.

Le bit de remise `a z´ero (clear) est connect´e `a un terminal sp´ecial dans chaque bascule. Aussitˆotqu’il est mis `a 0,toutesles bascules sont remises `a z´ero de fa¸conasynchrone.

Ce bit est important pour remettre `a z´ero les bascules ind´ependamment de l’horloge (pour un red´emarrage, par exemple).

Le bit de remise `a z´ero doit ˆetre gard´e au niveau logique 1 pour une op´eration du registre normale, r´egie par une horloge.

Figure 3: Un registre de 4 bits

Registres Registre avec chargement parall`ele

Registre avec chargement parall` ele

Le transfert de nouvelles informations dans un registre d’appelle lechargementdu registre.

Si tous les bits du registre sont charg´essimultan´ement, avec une impulsion d’horloge commune, on dit que le chargement est effectu´e enparall`ele.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 16 / 38

Registres Registre avec chargement parall`ele

Example 3 (Un registre de 4 bits avec chargement en parall`ele).

Le sch´ema suivant est le diagramme logique d’un registre de 4 bits avec chargement en parall`ele, et une condition “pas de changement” (no change).

Figure 4:Un registre de 4 bits avec chargement en parall`ele

Lorsque l’entr´ee de chargement (load) est mise `a 1, alors `a latransition montantede l’impulsion d’horloge, les donn´ees port´ees par les 4 bits d’entr´ee sont transf´er´ees au registre ; sinon (lorsque l’entr´ee de chargement est `a 0), les bits de sortie du registre maintiennent leur valeur.

Registres de D´ecalage

Registres de D´ ecalage

Unregistre de d´ecalageest un registre capable de d´ecaler son contenu binaire dans une ou les deux directions.

La configuration logique d’un registre de d´ecalage consiste en une chaˆıne de bascules en cascade.

La sortie de chaque bascule est connect´ee `a l’entr´ee de la prochaine bascule.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 18 / 38

Registres de D´ecalage

Example 4 (Un registre de d´ecalage de 4 bits).

Le sch´ema suivant est le diagramme logique d’un registre de d´ecalage de 4 bits.

Figure 5:Un registre de d´ecalage de 4 bits

L’entr´ee s´eried´enote l’entr´ee externe qui est connect´ee au registre de d´ecalage.

Lasortie s´eried´enote la sortie qui n’est pas renvoy´ee `a aucune des bascules du registre.

Registres de D´ecalage Registre de D´ecalage Bidirectionnel

Registre de D´ ecalage Bidirectionnel

Un registre capable de d´ecaler son contenu dans les deux directions est appel´e registre de d´ecalagebidirectionnel.

Si le registre est capable de d´ecaler son contenu dans une seule direction, on l’appelle registre de d´ecalageunidirectionnel.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 20 / 38

Registres de D´ecalage Registre de D´ecalage Bidirectionnel

Un registre de d´ecalage, dans le cas g´en´eral, poss`ede les fonctions suivantes:

1 Une impulsion d’horloge pour synchroniser toutes les op´erations.

2 Une op´eration de d´ecalage `a droite et une entr´ee s´erie y associ´ee.

3 Une op´eration de d´ecalage `a gauche et une entr´ee s´erie y associ´ee.

4 Une op´eration de chargement en parall`ele et n lignes d’entr´ee y associ´ees.

5 nlignes de sortie en parall`ele

6 Un ´etat de contrˆole “pas de changement” qui laisse les n lignes de sortie en parall`ele inchang´ees pendant la prochaine impulsion d’horloge.

Table 5:Table de fonction d’un registre de d´ecalage bidirectionnel typique Contrˆole de mode

S1 S0 Op´eration du registre

0 0 Pas de changement

0 1 D´ecalage `a droite (bas) 1 0 D´ecalage `a gauche (haut) 1 1 Chargement en parall`ele

Registres de D´ecalage Registre de D´ecalage Bidirectionnel

Figure 6: Registre de d´ecalage bidirectionnel avec chargement en parall`ele

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 22 / 38

Compteurs Binaires

Compteurs Binaires

Uncompteurest un registre qui suit une s´equence d’´etats pr´ed´etermin´ee, `a l’application d’impulsions d’horloge.

Un compteur denbits qui suit la s´equence d’´etats suivante

0→1→2→ · · · →2ⁿ⁻¹→0→ · · · est appel´e uncompteur binaire.

Un compteur binaire de n bits est compos´e denbascules.

Compteurs Binaires

Conception d’un compteur binaire de 3 bits

Nous allons concevoir un compteur binaire de 3 bits en utilisant 3 bascules JK et des portes logiques combinatoires.

La s´equence d’´etats du compteur de 3 bits est d´efinie dans la table suivante:

Table 6:State Transition Sequence of the 3-Bit Counter Etat

Instant A2 A1 A0

t 0 0 0

t+ 1 0 0 1

t+ 2 0 1 0

t+ 3 0 1 1

t+ 4 1 0 0

t+ 5 1 0 1

t+ 6 1 1 0

t+ 7 1 1 1

t+ 8 0 0 0

.. .

.. .

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 24 / 38

Compteurs Binaires

Quelques strat´egies ´el´ementaires de conception:

Occupez-vous d’un seul bit en premier. Dans de nombreux cas, le reste suivra le mˆeme genre de patron.

Essayez de raisonner en utilisant votre propre vocabulaire. Faites le calcul d’abord “avec des mots”.

Essayez de voir si vous pouvez d´efinir les “lois” qui r´egissent le circuit logique, et formulez-les avec votre propre vocabulaire.

Les strat´egies de conception ci-dessus pourraient vous faire gagner beaucoup de temps, et vous faciliter la tˆache en tant que concepteur. Cependant, elles ne seront pas toujours triviales.

Compteurs Binaires

On voit dans la Table 6 queA0change de valeur `a chaque impulsion d’horloge.

⇒ J0= 1 , K0= 1.

On voit aussi queA1ne change de valeur `a l’instantT que si `a l’instant (T−1)A0est 1.

Etat pr´esent Prochain ´etat Entr´ees des bascules A2(T−1) A1(T−1) A0(T−1) A1(T) J1 K1

x x 0 A1(t−1) 0 0

x x 1 (A1(t−1))⁰ 1 1

Table d’excitation de la bascule JK pourA1

⇒J1=K1=A0(T−1)

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 26 / 38

Compteurs Binaires

On voit dans la Table 6 queA2ne change de valeur `a l’instantT quesi `a l’instant (T−1) A1= 1etA0= 1 .

Etat pr´esent Prochain ´etat Entr´ees des bascules A2(T−1) A1(T−1) A0(T−1) A2(T) J2 K2

x 0 0 A2(t−1) 0 0

x 0 1 A2(t−1) 0 0

x 1 0 A2(t−1) 0 0

x 1 1 (A2(t−1))⁰ 1 1

Table d’excitation de la bascule JK pourA2

⇒J2=K2=A0(T−1)·A1(T−1)

Compteurs Binaires

Par suite, le diagramme logique de ce compteur binaire de 3 bits est:

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 28 / 38

Compteurs Binaires

Devoir : Compteur Binaire de 4 bits

Concevez un compteur binaire de 4 bits qui utilise 4 bascules JK et des portes logiques combinatoires.

Le compteur doit avoir une entr´ee d’activation du comptage(Count Enable, E )pour contrˆoler le compteur, de fa¸con `a ce qu’`a chaque impulsion d’horloge:

Le compteur soit incr´ement´e de 1, siE= 1 (`a moins que sa valeur soit 1111, auquel cas il se remet

`a 0).

Le compteur maintient sa valeur, siE= 0.

Compteurs Binaires Compteur binaire avec chargement en parall`ele

Compteur binaire avec chargement en parall` ele

Un compteur binaire de n bits avec chargement en parall`ele est un compteur binaire qui est capable de charger une entr´ee de n bits dans sa sortie de n bits.

La table de fonction d’un compteur binaire avec chargement en parall`ele typique est montr´ee ci-dessous:

Table 7:Table de fonction d’un compteur binaire avec chargement en parall`ele typique Horloge Clear Charge Incr´emente Op´eration

↑ 0 0 0 Pas de changements

↑ 0 0 1 Incr´emente le compte de 1

↑ 0 1 x Chargement des entr´ees

↑ 1 x x Remise des sorties `a 0

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 30 / 38

Compteurs Binaires Compteur binaire avec chargement en parall`ele

Figure 7: Compteur binaire avec chargement en parall`ele est remise `a 0 synchrone

Unit´e de m´emoire

Unit´ e de m´ emoire

Uneunit´e de m´emoireest unensemble de cellulesde rangement associ´ees `a des circuits dont le rˆole est de ranger ou d’acc´eder `a l’information.

La m´emoire range de l’information binaire en groupes de bits appel´es mots.

Unmoten m´emoire est un bloc de bits qui peuvent ˆetre lus ou ´ecritssimultan´ementen m´emoire `a n’importe quel cycle d’horloge.

Un mot en m´emoire est une entit´e. C’est `a dire que peu importe le cycle d’horloge, il est impossible d’´ecrire ou de lire simultan´ement plus ou moins de bits que la taille du mot.

Un mot en m´emoire peut contenir n’importe quel type d’information binaire qui peut tenir dans un mot (par exemple : un nombre, une instruction cod´ee, une adresse m´emoire, un ou plusieurs caract`eres alphanum´eriques.)

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 32 / 38

Unit´e de m´emoire

L’octet (Byte)

Un octet est un groupe de 8 bits ⇒ 16 bits = 2 octets 32 bits = 4 octets

1K(kilo) = 2¹⁰ 1M(m´ega) = 2²⁰ 1G(giga) = 2³⁰

⇒ 64K= 2⁶K= 2⁶×2¹⁰= 2¹⁶

La structure interne d’une m´emoire est sp´ecifi´ee par le nombre de mots qu’elle peut contenir, ainsi que par le nombre de bits de chaque mot.

A chaque mot de la m´` emoire est assign´e un nombre d’identificationuniqueappel´e une adresse.

Pour s´electionner quel mot de la m´emoire doit ˆetre sollicit´e durant le prochain cycle d’horloge, des lignes d’entr´ee sp´eciales sont utilis´ees. Ces lignes sont appel´eeslignes d’adresse.

Pour une unit´e de m´emoire aveck lignes d’adresse, il existe un maximum 2^k mots diff´erents dont les adresses vont de 0 `a 2^k−1.

Unit´e de m´emoire M´emoire Vive (RAM ou Random Access Memory)

M´ emoire vive (RAM ou Random Access Memory)

Il existe deux types de m´emoires utilis´ees aujourd’hui dans les ordinateurs : la m´emoire vive (RAM) et la memoire morte (ROM, ou read-only memory).

La dur´ee n´ecessaire pour acc´eder `a un mot quelconque de la RAM est ind´ependante de la location physique de ce mot dans la m´emoire. D’o`u la terminologie anglo-saxonne “random access memory”.

L’acc`es `a la RAM se fait par des lignes d’entr´ee et de sortie, des lignes de s´election d’adresse, et des lignes de contrˆole qui sp´ecifient la direction du transfert de l’information.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 34 / 38

Unit´e de m´emoire M´emoire Vive (RAM ou Random Access Memory)

Un diagramme bloc d’une RAM typique est montr´e ci-dessous.

Figure 8:Diagramme bloc d’une RAM typique

Lesnlignes d’entr´ee de donn´ees v´ehiculent l’information denbits `a ˆetre rang´ee en m´emoire (mot denbits).

Lesnlignes de sortie d´elivrent l’information (mot) qui vient de la m´emoire.

Lesklignes d’adresse fournissent un nombre binaire dek bits qui sp´ecifie l’adresse du mot pr´ecis auquel il faut acc´eder, parmi les 2^kmots qui r´esident en m´emoire.

Unit´e de m´emoire M´emoire Vive (RAM ou Random Access Memory)

Op´ eration d’´ ecriture

La RAM peut effectuer deux types d’op´erations : l’ecritureet lalecture. L’op´eration est sp´ecifi´ee par les deux entr´ees de contrˆole (ReadetWrite) montr´ees sur la figure.

Le signalWriteindique une op´eration de rangement (transfert vers la RAM).

Les ´etapes qu’il faut suivre pour ranger un mot dans la RAM (op´eration d’´ecriture) sont:

1 appliquer l’adresse binaire du mot d´esir´e aux lignes d’adresse. Ensuite,

2 appliquer les bits de donn´ees `a ˆetre rang´es en m´emoire aux lignes d’entr´ee de donn´ees. Finalement,

3 activer l’entr´ee de contrˆoleWrite.

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 36 / 38

Unit´e de m´emoire M´emoire Vive (RAM ou Random Access Memory)

Op´ eration de lecture

Le signal de contrˆoleReadindique un transfert vers l’ext´erieur de la RAM.

Les ´etapes `a suivre pour aller chercher un mot de la RAM (op´eration de lecture) sont:

1 appliquer l’adresse binaire du mot d´esir´e aux lignes d’adresse. Ensuite,

2 activer l’entr´ee de contrˆoleRead

Le mot lu est ensuite disponible auxnlignes de sortie.

Le contenu du mot dans la m´emoire ne change pas apr`es que celui-ci a ´et´e lu.

La RAM est consid´er´ee comme un circuit s´equentiel.

Unit´e de m´emoire La M´emoire Morte (ROM)

La M´ emoire Morte (ROM)

Une m´emoire morte (ROM) est une m´emoire qu’il n’est possible que de la lire (il n’est pas possible de faire une op´eration d’“´ecriture”).

Ainsi, une ROM typique n’a pas de lignes d’entr´ee de donn´ees, ni d’entr´ees de contrˆole.

Une ROMm×nest un arrangement de cellules binaires organis´ees enm(= 2^k) mots denbits chacun, o`uk est le nombre de bits d’adresse.

Une ROM est consid´er´ee comme un circuit combinatoire.

Figure 9:Diagramme bloc d’une ROM typique

Wail Gueaieb (Universit´e d’Ottawa) CEG2536: Architecture des Ordinateurs I Automne 2007 38 / 38