Editorial
Ce numéro thématique est un recueil de versions étendues d’articles présentés lors de la sixième conférence SympA « Symposium sur l’Architecture des ordinateurs ». Ces articles ont été choisis à l’issue d’une sélection réalisée par des membres du comité de programme.
Les cinq articles de ce numéro couvrent différents domaines de l’architecture des ordinateurs, thème en permanente évolution et dont les frontières ne cessent de se redéfinir, autant du fait de la technologie et des incroyables possibilités qu’elle offre que du fait des applications nouvelles de l’informatique.
Au cœur de l’architecture se situe le processeur. De la complexité croissante de sa mise en œuvre et du concept CISC associé, a suivi une période de « remise à plat » des problèmes qui a conduit à une architecture plus régulière, dite RISC. Du
« toujours plus de matériel » on est revenu à un équilibre plus raisonnable entre ce qui doit être matériel et ce qui peut être bien traité par logiciel, au moins au niveau de la compilation. Mais ce « mieux exploiter le processeur » a été très vite dépassé pour du « toujours plus de parallélisme » et a conduit à la dernière innovation dite EPIC, pour Explicitly Parallel Instruction Computing. Le premier article de ce numéro traite de l’« Elimination de redondances pour architecture EPIC » et montre comment certaines techniques classiques de compilation doivent être modifiées pour être adaptées à ce nouveau contexte d’exécution, contexte dont l’efficacité reste encore à prouver.
Ce bref historique concerne essentiellement les processeurs dits
« généralistes », c’est-à-dire destinés au calcul scientifique et à la bureautique. Un domaine d’application, le traitement du signal, a pris une part de plus en plus grande, et les processeurs spécialisés de ce domaine, dits DSPs (Digital Signal Processors), sont passés au tout premier plan. Au départ essentiellement dédiés au filtrage du signal, c’est-à-dire à des algorithmes de « bas niveau », ils se sont intéressés progressivement à des problèmes plus synthétiques comme l’analyse de l’image. Mais l’image, d’un point de vue plutôt synthèse, est aussi l’objet d’un enjeu colossal, celui du jeu, en passe de devenir le premier marché de l’informatique. Les consoles de jeu font usage de processeurs spécifiques qui intègrent le mieux des processeurs DSPs et généralistes pour ce type d’application. Mais un pas vers ce
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
160 RSTI - TSI – 21/2002. Architectures de calculateurs
domaine a aussi été franchi par les processeurs généralistes avec l’adjonction d’un jeu d’instructions spécialisées, le plus connu étant probablement MMX pour la famille Pentium d’Intel. L'article suivant, « Impact des extensions SIMD sur les performances d'applications multimédias », traite de ce problème, en évaluant sur des applications multimédia l’apport d’un de ces jeux d’instructions, en l’occurrence Altivec implanté dans les dernières versions du PowerPC.
Le passage du général au particulier conduit à restreindre le domaine d’application, mais pas forcément son importance. Le domaine des interfaces de communications par exemple conduit à divers types de réseaux. Ces derniers permettent un accès de plus en plus aisé à l’information, ce qui pose, entre autres, le problème de la confidentialité et donc du transfert crypté de l’information. Les algorithmes existent, mais ils nécessitent des traitements complexes, et qui surtout doivent dans bien des cas répondre à des contraintes de temps réel : il faut pouvoir communiquer de façon interactive, donc en temps réel, et le cryptage/décryptage doit être fait de façon transparente à l’utilisateur. L’un des algorithmes les plus utilisés à l’heure actuelle est IDEA (International Data Encrytion Algorithm) qui se prête bien à un traitement parallèle et pipe-line, et qui est donc susceptible de multiples implémentations, tant matérielles que logicielles. Le troisième article de ce numéro, « Approches matérielles et logicielles de l’algorithme de chiffrement IDEA », compare entre elles deux implémentations sur FPGA et une implémentation logicielle faisant usage du jeu d’instructions spécialisé dans le multimédia, discuté au paragraphe précédent, d’un des derniers processeurs d’Intel, l’Itanium.
Communication, encodage, cryptage, mobilité, autonomie… autant de mots clés à conjuguer souvent ensemble, qui requièrent une grande puissance de calcul et une faible consommation sous un faible encombrement, conduisant en général à un système sur une seule puce. Les mots clés ci-dessus sont relatifs à des aspects techniques. Il faut leur adjoindre des aspects plus pratiques comme la disponibilité (« time to market ») ce qui suppose une réutilisation de l’existant et surtout la disponibilité d’outils et de méthodes d’aide à la conception d’applications. L'article
« Partitionnement de spécifications flots de données conditionnels pour la conception de systèmes embarqués » présente l’un de ces outils, adapté à une classe d’applications rencontrée principalement en traitement du signal. L’article illustre bien la complexité de l’approche et le chemin qui reste à parcourir.
Revenons à ce qui est considéré comme le cœur de l’architecture, à savoir le processeur généraliste et le calculateur associé, le PC. Un cluster de PC constitue sans conteste un multiprocesseur de faible coût qui va concurrencer les multiprocesseurs existants. Ces derniers implémentent plutôt un modèle de mémoire physiquement partagée, à l’inverse du cluster où la mémoire est physiquement distribuée. L’information partagée est plus simple à gérer dans un contexte de mémoire partagée, aussi une sur-couche logicielle permet-elle de virtualiser la mémoire et de retrouver ce concept de mémoire partagée, mais logiquement partagée. L’évolution de la technologie conduit cependant à ce que chaque nœud du cluster devienne lui-même un multiprocesseur à mémoire physiquement partagée. Le
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
Editorial 161 dernier article de ce numéro pose alors le problème de l’efficacité face à celui de l’homogénéité « MPI ou MPI+OpenMP sur grappes de multiprocesseurs ? » c'est- à-dire quel est le meilleur choix possible entre modèle hybride et modèle unique.
L’article montre qu’il n’est pas simple de répondre à cette question.
Comme on le voit, ce numéro thématique n’est pas une variation sur un thème, et on y trouvera développés une partie des challenges actuels de l’architecture des ordinateurs.
Les signataires de cet éditorial tiennent à remercier tous les auteurs des articles mais aussi tous les autres acteurs qui ont contribué à la qualité de la conférence SympA’6, en particulier Franck Cappello qui a eu en charge l’organisation de la conférence, et Marc Daumas, du LIP, qui a assuré toute la logistique de gestion des articles de SympA, et bien entendu les lecteurs de tous les articles soumis et les lecteurs et re-lecteurs des articles retenus.
Daniel Litaize, Jean-Michel Muller [email protected], [email protected]
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
