Cette section décrit les composants électroniques assurant le contrôle du courant et de la température des lasers de chacun des boîtiers contenant un peigne de fréquences ainsi que les composants nécessaires à la stabilisation et l'asservissement du système interférométrique. La gure2.4montre les interactions entre les composants électroniques et un peigne de fréquences.
ILX QCL500OEM Carte fille Red Pitaya PD ƒCEO PD ƒopt Peigne 1 Source 120 V Source 35 V ADC 1 ADC 2 DAC 1 Carte d’extension haute tension DAC 2 laser pompe 1480 nm PZT lent PZT rapide RIO (laser CW) Routeur Ordinateur (Interface Python)
Fibre optique Câble RF Câble RJ-45
Vers Peigne 2
Vers Peigne 2
Vers Red Pitaya du peigne 2
Figure 2.4 Schéma des interactions entre un peigne de fréquences et les composants élec- troniques.
Notons que chacun des peignes est contrôlé selon le même schéma. Le contrôleur ILX, le laser RIO, le routeur et l'ordinateur sont utilisés pour les deux peignes. Toute les autres composants sont en double, un pour chaque peigne.
2.2.1 Contrôleur de température et de courant des lasers - ILX
Tous les asservissements de température de même que les régulations de courant pour les lasers pompes, à l'exception de celles des deux oscillateurs femtosecondes sont contrôlés à l'aide d'un module ILX LDC-3916. Le contrôleur ILX dispose de 16 canaux permettant jusqu'à 32 sorties de contrôle. Chacun des peignes requiert deux régulations de courant pour les diodes pompes servant à la préampli cation, et cinq régulations de température : une pour l'oscillateur laser ; un pour le cristal doubleur (ou PPLN pour periodically poled lithium niobate) ; une pour le boîtier contenant le peigne (voir gure 2.3) ; et deux pour les diodes pompes de la préampli cation. Il y a aussi deux canaux dédiés au contrôle du laser CW : un pour le courant et un pour la température. Au total, le montage pour le HCN utilise donc cinq contrôles de courant et 11 contrôles de température du module ILX.
Pour la mesure de méthane, quatre canaux et huit sorties supplémentaires sont nécessaires. Ces canaux additionnels sont dédiés au contrôle de la température et à la régulation du courant des lasers pompes pour chacun des deux ampli cateurs optiques supplémentaires utilisés. Donc le montage pour le méthane requiert neuf contrôles de courant et 15 contrôles de température du module ILX.
Le laser CW ainsi que tous les lasers pompes, à l'exception de ceux contenus dans les deux ampli cateurs optiques sont montés à l'intérieur d'un ILX LDM-4616 (Laser Diode Mount). Chaque ampli cateur optique possède son propre boîtier contenant deux lasers pompes. Le laser CW et chacun des lasers pompes possèdent leur propre canal composé de deux entrées distinctes l'une pour la température et l'autre pour le courant. Toutes les entrées concernant la température sont reliées à l'ILX LDC-3916. Toutes celles concernant le courant, à l'exception des lasers pompes 1480 nm, sont également reliées à l'ILX LDC-3916. La régulation du courant des lasers pompes 1480 nm est eectuée par des contrôleurs de courant externes dont le rôle est décrit à la sous-section 2.2.4.
2.2.2 Capture des sorties optiques fCEO et fopt
Chacun des peignes de fréquences possède deux sorties optiques du fCEO (voir gure2.3). Les
signaux optiques portant l'information de fCEO sont ltrés par des WDM PM ne gardant que
les signaux autour de 1064 nm (à ±2 nm). Les fCEOsont captés et mesurés par un photodétec-
teur balancé Thorlabs PDB415C-AC dans le cas du peigne 1 et par un Thorlabs PDB110C-AC pour le peigne 2. Le tableau 2.3présente quelques paramètres de ces photodétecteurs.
Tableau 2.3 Quelques paramètres des photodétecteurs balancés PD415C-AC et PD110C- AC. PD415C-AC et PD110C-AC Type InGasAs/PIN Plage optique 800-1700 nm Responsitivité 1,0 A/W Bande passante DC-100 MHz 50 × 103 V/A Gain transimpédance ou
25 × 103 V/A avec terminaison de 50Ω Conversion Gain RF- Sortie 10 × 103 V/W Puissance de saturation (CW) 70µW @ 1550 nm Puisssance maximale d'entrée (seuil) 20 mW
Sachant que la fréquence fCEO est contenue entre [0,f2r] où fr est le taux de répétiton du
laser (160 MHz), la bande des deux photodétecteurs est su sante pour mesurer ce battement. Un ltre passe-bas ayant une fréquence de coupure à 50 MHz (Mini-Circuits® 15542) est ajouté pour éviter le repliement spectral lorsque ce signal sera numérisé à 125 MHz (voir sous-section 2.4). En théorie, ce ltre rend di cile voir impossible la mesure de fCEO si
cette fréquence est entre 50 et 80 MHz. En pratique on peut cycler le courant de pompe jusqu'à détecter le signal entre 0 et 50 MHz pour ensuite l'asservir convenablement à une fréquence inférieure à 50 MHz. Un multiplexeur après le ltre passe-bas permet de séparer la fréquence des battements électriques entre le peigne et le laser CW en deux signaux : l'un allant au circuit numérique réalisant l'asservissement (Red Pitaya) et l'autre vers une carte d'acquisition (GAGE 8389). On verra plus tard à la sous-section2.4que la carte d'acquisition numérise également l'interférogramme et que l'acquisition de chacun des fopt peut simpli er
le traitement des données.
2.2.3 FPGA - Red Pitaya
Un Field-programmable gate array ou FPGA est un circuit intégré conçu pour être programmé par l'utilisateur. À la diérence du microprocesseur, le circuit intégré d'un FPGA se compose de portes logiques et de connexions recon gurables selon les besoins de l'application choisie. L'un des nombreux avantages d'avoir des circuits logiques programmables est de permettre la réalisation de processus en parallèle. Les processus en parallèle accélèrent le temps d'exécution et permettent de réaliser simultanément des tâches concurrentes plutôt que séquentiellement comme c'est le cas pour un microprocesseur. Lorsqu'il est question de développer une appli-
cation traitant des données en temps réel, le FPGA est en général plus performant que le microprocesseur par sa versatilité de reprogrammation et par sa vitesse de calculs en parallèle. Dans le cas de l'asservissement de fopt et du fCEO, il faut que le traitement se déroule en
temps réel pour permettre la stabilisation des peignes de fréquences.
Le FPGA choisi pour l'asservissement des fopt et fCEO du peigne de fréquences est un ins-
trument de mesure et de contrôle appelé Red Pitaya STEMlab 125-14 (voir gure 2.5). Le Red Pitaya est une plateforme d'électronique numérique à faible coût construite autour d'un FPGA Zynq de XILINX et de convertiseurs analogiques-numériques (ADC) et numériques- analogiques (DAC). Entrées (ADC) Sorties (DAC) FPGA et microprocesseur Mémoire (RAM) Prise RJ-45 (Ethernet) Connecteurs (pour extensions) Carte micro SD ƒCEO vers QCL Câble RJ-45 connecté au routeur Connecteurs (avec la carte fille)
ƒopt Vers la carte fille (a) (b) FPGA et microprocesseur (sous Ubuntu)
Figure 2.5 FPGA - Red Pitaya. (a) version OEM et (b) et sa correspondance pour le système interférométrique.
Il est assorti d'un projet à code ouvert (open code source) et destiné à de nombreux instruments de mesure et de contrôle. À l'Université Laval et au NIST, les outils pour faire du Red Pitaya un contrôleur d'asservissement de phase numérique (DPLL) ont été développés [4;21]. En plus des entrées, sorties, ltres, modulations et démodulations nécessaires, des outils de caractérisation tels un analyseur de réseaux VNA, la mesure des densités spectrales du bruit de phase, la mesure de fonctions de transfert, la présentation sur le cercle IQ, de spectres et des erreurs de fréquences ont été programmés. Étant donné que le Red Pitaya a deux entrées et deux sorties à 125 MHz, deux asservissements de phase indépendants (ou couplés) peuvent être réalisés. La version OEM (Original Equipment Manufacturer) du Red Pitaya possède su samment de canaux d'entrée (ADC) a n de numériser les signaux de fopt et fCEO. Par contre, comme les
peignes utilisés dans ce travail ont trois actuateurs : 1) le courant du laser pompe 1480 nm ; 2) l'actuateur piézoélectrique lent ; et 3) l'actuateur piézoélectrique rapide, un canal de sortie est
manquant a n de pouvoir pleinement contrôler le laser femtoseconde. C'est pourquoi certaines modi cations comme l'ajout d'une carte lle et d'une carte d'extension haute tension ont été réalisées dans le cadre d'un autre projet de collaboration entre le groupe de l'Université Laval, l'Université du Colorado, Longpath LLC et OctoSig Inc [2;3]. Les gures 2.5 (b), 2.6 et 2.7
(a)) illustrent ces modi cations.
(a)
(b)
Figure 2.6 FPGA - Red Pitaya modi é (a) avec sa carte lle version 1 et (b) une carte lle version 2 (incomplète).
La carte lle permet dans un premier temps d'ajouter un DAC a n de contrôler les deux actuateurs piézoélectriques. Deux actuateurs sont nécessaires, car il n'est pas possible avec le design actuel d'obtenir à la fois la plage d'accord (étirement maximal de la bre) et la bande nécessaire à l'aide d'un seul. L'actuateur piézoélectrique lent est donc utilisé a n d'atteindre toute la plage requise a n de pouvoir verrouiller une dent du peigne sur le laser CW tout en choisissant n'importe quel écart de fréquence entre zéro et fr. L'actuateur piézoélectrique lent
corrige également les dérives lentes et centre le point d'opération autour de la fréquence choisie. Les uctuations rapides sont par la suite corrigées par l'actuateur piézoélectrique rapide, ce qui permet d'obtenir une bande d'asservissement su sante.
Dans ce compromis entre plage et bande, l'actuateur piézoélectrique rapide est opéré sur une plage de 0 à 35 Volts. La carte lle ampli e la sortie vers l'actuateur piezoélectrique rapide sur cette plage et nécessite donc une source de 35 V DC. Par contre, a n de maximiser son déplacement, l'actuateur piézoélectrique lent est opéré jusqu'à 120 V. Une carte électronique haute tension et une source 120V DC qui lui est associée permettent d'atteindre le niveau de tension requis par l'actuateur piézoélectrique lent.
+ - + - + - + - ƒCEO vers QCL ƒopt Carte fille Red Pitaya vers PZT rapide vers PZT lent Source 120V Source 35V Entrée horloge Sortie horloge + - + - + - + - ƒCEO vers QCL ƒopt Carte fille Red Pitaya Carte d’extension haute tension vers PZT lent Source 120V Entrée horloge Sortie horloge (a) (b) Source 35V Carte d’extension haute tension Liens digitaux Liens RF
Figure 2.7 FPGA - Schéma d'un Red Pitaya avec sa carte d'extension et sa carte d'ampli- cation. (a) Actuateurs piézoélectriques lent et rapide en fonction et (b) seulement l'actuateur piézoélectrique lent en fonction.
La carte lle en chée sur le Red Pitaya dispose aussi d'une entrée d'horloge externe permettant la synchronisation de chacun des Red Pitaya sur une horloge commune à 125 MHz.
Par défaut, les Red Pitaya commercialement disponibles produisent des tensions de sortie entre ±1 V [18]. Cependant il a été observé que le dernier étage réalisant le centrage du signal ajoute plus de bruit au signal. Les sorties ont été modifées et sont maintenant entre 0 et 2 V. Tel qu'illustré à la sous- gure 2.7 (a), la con guration des entrées et sorties du Red Pitaya utilisé dans le schéma normal est la suivante : 1) le signal provenant du photodétecteur mesu- rant le fCEO est connecté au premier ADC alors que le deuxième canal ADC reçoit le signal
provenant du photodétecteur mesurant le fopt; 2) le premier DAC est connecté à l'entrée
SMA (SubMiniature version A) du QCL500OEM et contient le signal de contrôle du courant de pompe 1480 nm (voir sous-section2.2.4) ; 3) le deuxième canal DAC est connecté à la carte lle et contient le signal de contrôle de l'actuateur piézoélectrique rapide. La carte lle ampli e le signal provenant du deuxième DAC qui par la suite est envoyé directement à l'actuateur piézoélectrique rapide ; 4) un signal permettant le contrôle de l'actuateur piézoélectrique lent est transféré du Red Pitaya à la carte lle via les connecteurs pour extensions du Red Pitaya (voir gure2.5). Ce signal est envoyé via un troisième DAC sur la carte lle à l'entrée la carte d'extension haute tension pour son ampli cation puis est transmis directement à l'actuateur piézoélectrique lent.
qu'il dispose aussi d'un microprocesseur sur lequel opère le système d'exploitation Ubuntu (une variante de Linux). Ce microprocesseur permet certaines opérations comme le contrôle à distance du Red Pitaya, la mise à jour du micrologiciel ( rmware) via FTP (protocole de transfert de chiers) ; et le transfert de certaines données à un l'ordinateur (PC) via le protocole TCP/IP.
2.2.4 Contrôleur du courant de pompe du laser femtoseconde - QCL500OEM
L'asservissement du fCEO du peigne de fréquences requiert une grande précision ainsi que
des changements rapides du courant du laser pompe à 1480 nm du laser femtoseconde. Le contrôleur ILX n'est pas en mesure de satisfaire ces exigences, son contrôle est trop lent et trop bruité. Le contrôleur QCL500OEM de Wavelength Electronics a donc été choisi a n de répondre aux requis.
Tel que mentionné à la section 2.2.3, le signal servant à la régulation du courant de pompe 1480 nm provenant du Red Pitaya est connecté à l'entrée analogique SMA du QCL500OEM. La sortie du module QCL500OEM commande le courant du laser pompe de l'oscillateur fem- toseconde.
Le module QCL500OEM permet de moduler le courant via son entrée externe autour d'un point d'opération xé à l'interne. Au tableau 2.1, on a indiqué que le courant nominal des pompes de chaque peigne est 310 et 390 mA respectivement. Comme l'entrée de modulation du module QCL500OEM a un gain de 0.1 A/V et que la sortie du Red Pitaya modi é est entre 0 et 2 V, il faut xer les points d'opération du QCL500OEM à 210 et 290 mA respectivement a n de pouvoir moduler symétriquement de ±100 mA autour du courant nominal.
En d'autres termes, dû à cet oset de 1 V provenant de l'entrée externe, le point de consigne du peigne 1 doit être xé à 2,10 V et celui du peigne 2 à 2,90 V soit 1 V de moins ou l'équivalent de 100 mA selon la fonction de transfert du contrôleur.
Cette variation de ±100 mA est expérimentalement su sante a n de couvrir toute la plage requise pour contrôler le fCEO.
2.2.5 Router, PC et Interface Python
Un routeur sert de lien entre le PC sur lequel s'exécute l'interface de contrôle des Red Pitaya responsables de l'asservissement des peignes de fréquences. Les Red Pitaya transfèrent cer- taines informations au PC via le protocole TCP/IP à une application développée en langage de programmation Python. Cette application nécessite un PC sous Windows et un compila- teur Python. Une fois le code de l'application compilé, une interface apparaît et permet de choisir le Red Pitaya sur lequel elle peut se connecter, chaque peigne dispose de son propre
Red Pitaya. Une fois connectée à un Red Pitaya, l'interface de contrôle se met en fonction et a che les informations permettant la caractérisation des boucles de contrôle ainsi que le paramétrage et le monitorage des asservissements en cours (ou non).
L'interface de contrôle et son manuel d'instruction sont fournis avec le code source VHDL réalisant les DPLLs sur Red Pitaya [4]. Certaines captures d'écran de l'interface de contrôle se retrouvent en annexe A de ce mémoire.