Structures proposées 62

A partir d’études bibliographiques, nous avons dessiné de nouvelles architectures des composants basse tension. Pour cela, nous avons utilisé le logiciel Cadence version 5141 accessible par le CNFM (Coordination Nationale Formation Microélectronique) de Montpellier (France).

Avant de faire une topologie complexe, on peut jouer sur le nombre de doigts de grille et la position du contact de drain. En effet, l’utilisation d’un composant MOS classique avec 2 doigts de grille et avec le drain au centre permet de diminuer la surface de jonction de drain et donc le courant de fuite associé. Par exemple, comparons le NMOS de largeur 40 µm à un doigt de grille et le NMOS de largeur 80 µm à 2 doigts de grille de largeur 40 µm. On pourrait s’attendre à avoir un niveau de courant multiplié par deux dans ce deuxième transistor. Le premier a un courant de fuite égal à 3,4.10-8 A et 3,9.10-7 A à 200°C et 250°C, respectivement. Le courant de fuite du deuxième est égal à 4,8.10-8 A et 5,9.10-7 A à 200°C et 250°C, respectivement. Il est donc impératif pour réduire le courant de fuite à haute température d’appliquer cette règle de conception.

Figure 2. 2: Layout de la structure NMOS rectangulaire à deux doigts et avec une largeur totale W = 80 µm

2.3.1.1 Transistors à grille circulaire fermée basse tension

Les publications qui étudient le MOS à grille circulaire sont nombreuses [2–5]. Selon [4], le courant de fuite d’un transistor MOS à grille circulaire est plus faible que celui d'un MOS rectangulaire classique. En effet, dans le transistor NMOS à grille circulaire la diffusion N+ de contact de drain possède la surface minimum de jonction et par-suite la partie diffusion du courant de fuite est donc minimale. L’amplitude du courant dépend donc du placement de la source et du drain puisque la structure n’est pas symétrique. Pour vérifier cette propriété, nous avons dessiné des transistors NMOS et PMOS à grille circulaire (Figure 2.3) et les avons comparé à ceux de la bibliothèque.

Afin de faire une comparaison raisonnable, la longueur de grille de ces transistors est identique à celle des transistors de la bibliothèque de la technologie utilisée. De même, nous avons utilisé la même distance entre grille et contact de drain et de source, afin que la résistance à l’état passant soit similaire. La méthode que nous avons utilisée pour calculer la largeur équivalente de ce transistor consiste à considérer que la largeur de grille est égale au périmètre d’un cercle de rayon égal à la moyenne de r et R de la grille, avec r le rayon

- 63 -

intérieur de la grille et R son rayon extérieur. L'élément cellulaire de ce transistor circulaire a une largeur égale à 10 µm. Afin d'avoir une structure de 80 µm de largeur, nous avons mis 8 structures en parallèle.

Figure 2.3: Schéma d'un MOS à grille circulaire fermée. Photo d’un layout sous Cadence à gauche et schématique à droite

2.3.1.2 Transistors rectangulaires à grille fermée basse tension

Sur le même principe, nous avons dessiné un transistor rectangulaire dont la grille forme un contour rectangulaire fermé (Figure 2.4). Nous l’appelons transistor rectangulaire fermé. Donc, les deux types de transistors (circulaire et rectangulaire fermé) ont une grille fermée. La seule différence entre les deux est la forme. Nous avons dessiné ces deux formes pour savoir si l'effet de la diminution de courant de fuite vient du changement de l'orientation de silicium dans le cas du transistor à grille circulaire ou s'il y a d'autres causes. La largeur totale de la cellule unitaire de cette forme de transistor est égale à 40 µm.

Figure 2.4: Schéma d'un MOS à grille rectangulaire fermée. Photo d’un layout sous Cadence à gauche et schématique à droite

2.3.1.3 Transistors basse tension orientés à 45°

Certains travaux [6], [7] montrent que l’orientation cristalline du silicium influence significativement la mobilité des porteurs. Des travaux menés à Intel [8] pour des composants CMOS de technologie 90 nm, compatible avec les circuits SRAM et eDRAM ont montré également une amélioration de 12 % de la durée de vie, 30 % en performance et 33 % pour le courant de fuite.

Pour notre part, nous avons caractérisé plusieurs structures (protections ESD basées sur des transistors bipolaires) sur un substrat massif orientées à 45° par rapport au méplat. Nous avons pu constater une variation de la résistance à l’état passant RON (Figure 2.5). En

- 64 -

effet, la résistance du composant orienté perpendiculairement au méplat est égale à 14,7 Ω, par contre, elle est égale à 10 Ω pour le composant tourné de 45 °. Cette opération offre une diminution de la résistance passante de 34 %, ce qui est en accord avec les résultats donnés par [8]. Pour ces raisons, nous avons orienté des transistors NMOS et PMOS de la bibliothèque à 45° dans les 2 sens (rotation droite et gauche).

Figure 2.5: Comparaison entre les caractéristiques TLP des structures bipolaires npn auto-polarisé pour 2 orientations, 45° et 90° [7].

Figure 2.6: Schéma d'un MOS orienté 45 °. Photo d’un layout sous Cadence à gauche et schématique à droite

La Figure 2.6 présente un layout d’un MOS orienté à 45°. Cette orientation n’est pas parfaite puisqu’elle dépend de la dimension des pixels des masques. Pour avoir une orientation parfaite à 45°, il faut tourner la plaquette de silicium lors des étapes de photolithographie (technique utilisée par les équipes de Intel [8]).

- 65 -

On peut également noter que le positionnement à 45° à l’aide de Cadence induit une perte de surface non négligeable puisqu’il n’est pas possible d’orienter également les tranchées d’isolation à 45°.

Outre les transistors à grille circulaire, ceux à grille rectangulaire fermée et ceux orientés à 45°, nous avons également placé dans notre puce des transistors MOS rectangulaires basse tension de la bibliothèque du fondeur.

Afin d’étudier la linéarité du courant en fonction de la topologie, nous avons dessiné plusieurs variations de géométrie : transistor avec un seul doigt pour une largeur de grille de 40μm, transistors à deux doigts pour les largeurs de grille de 80μm et 160μm. Le drain des transistors à deux doigts peut être soit au centre soit en périphérie pour étudier l’impact sur le courant de fuite à haute température.

Ces différentes géométries ont pour but de comparer le courant de fuite, la tension de seuil et la résistance à l’état passant en fonction de la température ambiante de 0°C jusqu’à 250°C.

Pour protéger l’oxyde de grille de ces MOS contre une surtension ou contre un stress ESD, nous avons utilisé des diodes Zener avec une tension de seuil égale à 6,2 V.

Le Tableau 2.1 présente l’ensemble des structures basse tension de type N réalisées.

Topologie Nombre de doigts de

grille Position source / drain Nom

Classique (bibliothèque TFSMART1)

1 doigt - W = 40µm R40

2 doigts – W = 80µm Drain au centre R80S

Source au centre R80D

4 doigts – W = 160µm Drain au centre R160S

Source au centre R160D Grille rectangulaire fermé 2 cellules – W = 80µm Drain au centre RF80D Source au centre RF80S Grille circulaire

1 cellule – W = 10 µm Drain au centre C10D

Source au centre C10S 8 cellules – W = 80 µm Drain au centre C80D Source au centre C80S Orienté de 45° (W = 80 µm)

2 doigts – à gauche Drain au centre RTG

2 doigts – à droite Drain au centre RTD

Tableau 2.1: l'ensemble des structures basse tension dessinées