Motivation 127

Afin de protéger les circuits intégrés vis-à-vis des ESD, une stratégie classique est d’utiliser une protection centralisée comportant un composant MOS en tant que limiteur de tension (power clamp) aux bornes des alimentations et des diodes sur les entrées sorties comme indiqué sur la Figure 4.9.

- 128 -

Figure 4.9: Stratégie de protection centralisée

L’avantage de cette stratégie de protection est qu’elle utilise des composants de la bibliothèque de la technologie et qu’elle peut donc être simulée par les concepteurs de circuits.

L’inconvénient majeur est que pour absorber les forts courants ESD, le composant MOS doit être de taille relativement importante, induisant un coût non négligeable de la protection.

L’élévation de la température du composant a plusieurs inconvénients, comme indiqué dans le premier chapitre. L’un de ces inconvénients est l’augmentation de la résistance passante des composants MOS (RON). Quand cette résistance augmente, il y a un risque d’arriver à une chute de tension dans une structure de protection MOS, plus grande que la tension autorisée (tension de claquage de l’oxyde de grille ou de la jonction) pendant une impulsion ESD. Dans ce cas, on peut dire que l’efficacité de la structure de protection diminue. Pour compenser ce problème, il est possible de surdimensionner le composant MOS mais au détriment de la surface de silicium occupée et donc du coût.

Dans ce chapitre, nous proposons une nouvelle structure de protection ESD. Cette structure répond aux problèmes à venir de l’élévation de la température. Donc l’objectif de ces travaux est d’avoir une faible variation de la résistance passante RON avec la température tout en conservant une robustesse ESD élevée.

4.3.1 Fonctionnement du LDMOS en protection ESD

Le DMOS latéral (LDMOS) est un transistor de puissance qui est généralement utilisé dans la conception de circuits de puissance haute tension [15]. Bien que les grands dispositifs LDMOS (W>10 mm) peuvent êtres robustes, ceux plus petits (W<5 mm) utilisés dans certaines applications, posent des problèmes de robustesse aux ESD et même l’obtention d’un niveau de robustesse de 2 kV peut être difficile [16].

Un deuxième inconvénient est que la résistance à l’état passant du LDMOS augmente avec la température, même si c’est d’une façon moindre dans le SOI que dans le silicium massif (Figure 4.10). Dans tous les cas cette variation reste importante et gêne le bon fonctionnement des circuits à haute température [17]. Dans un circuit de puissance haute tension, le LDMOS peut être utilisé comme structure de protection ESD.

- 129 -

Figure 4.10: Comparaison de la variation de la résistance à l’état passant avec la température entre un LDMOS sur SOI et un autre sur substrat massif [17]

La Figure 4.11 présente l’effet de l’augmentation de la température sur la fenêtre de conception d’une telle structure de protection. En effet, si la température augmente, la résistance RON augmente et si ce comportement à haute température n’a pas été pris en compte, la caractéristique courant-tension peut se trouver hors de la fenêtre de conception ESD. On peut donc dire que la température a un effet sur la fenêtre de conception de la structure de protection et par-suite, nous devons prendre en compte l’effet de ce paramètre dès la conception des structures de protection ESD.

Un grand avantage du fonctionnement du LDMOS dans le domaine ESD, est sa vitesse de déclenchement [17–19]. Cette propriété est essentielle pour garantir l’efficacité de la protection.

Figure 4.11 : Variation des caractéristiques TLP et fenêtre de conception avec la température

Une autre motivation pour pallier les effets de la température sur la résistance passante des structures de protection concerne l’impact de la température sur le claquage des oxydes. En effet, comme nous l’avons vu au chapitre 1, la durée de vie des oxydes diminue avec la température. Cela a pour impact une diminution de la tension de claquage avec

- 130 -

l’augmentation de la température [20]. Par exemple, pour un oxyde de 1,5 nm, la tension pour laquelle il y a une défaillance au bout de 100 ns passe de 6 V à 25°C à 5,7V à 140 °C. A 250 °C, cette tension devrait encore baisser ayant avec pour conséquence de réduire la fenêtre de conception ESD.

4.3.2 Fonctionnement d’IGBT en protection ESD

Il n’y a pas beaucoup de travaux sur le fonctionnement de l’IGBT comme structure de protection ESD [21], [22]. Une des raisons est liée au temps de déclenchement de l’IGBT qui n’est pas compatible avec la vitesse du transitoire ESD. Cet inconvénient provient du fait que l’IGBT est un composant bipolaire qui nécessite d’une part une tension de seuil de diode supplémentaire au déclenchement par rapport à un LDMOS et d’autre part, la modulation de la conductivité par les porteurs minoritaires lors des commutations. Ainsi, il ne peut pas fonctionner à très haute fréquence (Figure 4.12).

Par contre, la modulation de conductivité apportée par les porteurs minoritaires lui procure une excellente résistance passante indépendante de la tenue en tension, contrairement au cas du LDMOS.

E. Gevinti dans son travail [22] a utilisé un LIGBT 190 V comme structure de protection. Une comparaison de la robustesse avec le LDMOS montre que, pour un composant de 10,4 mm de largeur, la robustesse du LIGBT est égale à 7 A par contre elle est de 2 A pour le LDMOS, ce qui correspond à 670 µA/µm de largeur de canal pour le LIGBT et 200 µA/µm pour le LDMOS.

Figure 4.12: Domaine d’application de l’IGBT et des autres dispositifs électroniques

Après avoir cité le fonctionnement des MOS et des IGBT comme structures de protection ESD, et dans le but d’améliorer le fonctionnement des structures de protection déjà existantes dans la bibliothèque de la technologie utilisée dans ce travail, nous avons pensé à profiter des avantages des deux dispositifs déjà cités dans cette section pour avoir une structure de protection ESD compatible avec la haute température et avec la miniaturisation des technologies. Nous avons donc proposé une nouvelle structure MOS-IGBT dans l’objectif

- 131 -

d’une part, d’améliorer la résistance passante en température et d’autre part, la robustesse ESD.