Report des puces réalisées sur substrat PCB

4.6.1 Report puce anode commune (face arrière)

Le report des puces réalisées a été fait sur deux étapes : la première étape était de reporter le tri-pôle à anode commune sur la face arrière (Figure 4-21a) avec un collage direct en utilisant la colle H20E Epotek™ (<4.10-6.m @25°C). Cette colle nécessite une polymérisation à 80C° pendant 2 heures. La puce est ensuite câblée en utilisant des fils de câblage en aluminium de 25µm de diamètre soudés à température ambiante (soudure par ultrason). Ce câblage est réalisé de manière à faire transiter le maximum du courant dans les électrodes cathode1 et cathode2 (11 fils de connexion par puce ont été câblés). Chaque fil peut transiter un courant de 1A. Les mesures ont été faites avec le traceur Agilent B2905A en régime pulsé (±10A max / ±6V max) utilisant la technique 4 fils (Figure 4-21c et Figure 4-21d). En Figure 4-22c une diode externe a été ajoutée en série avec le RC-IGBT2 permettant une mesure en inverse du seul RC-IGBT1. Les caractéristiques I(V) obtenues par mesures sont données dans la Figure 4-22.

a)

b)

4

c) d)

Figure 4-21 : a) report en face arrière de la puce à anode commune par collage époxy, b) câblage de la carte avec le traceur Agilent B2905A, c) montage pour tracer la caractéristique I(V) du RC-IGBT1, d) montage pour la mesure du courant de fuite latéral

a)

b)

c)

Figure 4-22 : a) caractérisations électriques de la section RC-IGBT1 du tri-pôle à anode commune, b) agrandissement pour les faibles courant (en direct et en inverse), c) courant de

fuite latéral et vertical pour les deux sections RC-IGBT qui composent le tri-pôle Les résultats des caractérisations des sections RC-IGBT ont permis d'aller au-delà du seuil de 1A sous pointe pour atteindre plus de 6A. Les résultats sont encourageants : en effet, la mesure de la fuite latérale croisée pour la section RC-IGBT1 montre un courant très faible inférieur à 10A et plus important pour le RC-IGBT2 avec une fuite à 2mA, et ce, jusqu’à une tension de 90V appliquée entre les deux électrodes de la cathode (cathode1 et cathode2). Ce courant augmente quasi-linéairement de 70V jusqu’à 170V (Figure 4-22c à droite). L’origine de ce courant de fuite reste toutefois à identifier. En effet, ces valeurs de courant de

Chapitre 4 : Réalisation technologique des puces et caractérisation électrique des techniques d’assemblage sur substrat

156 fuite ne sont pas dues à un problème de conception mais plutôt aux aspects technologiques. Notons que nous avons réalisé ces puces en partant uniquement sur 4 wafer silicium dont un seul est arrivé en fin du process. Néanmoins d’autres puces sur le même wafer réalisé présentent des valeurs des courants de fuite nettement inférieurs que dans le cas de cette puce (voir paragraphe suivant).

4.6.2 Report puce anode commune (face arrière) et puces RC-IGBT en

flip-chip (pont en H complet)

Les derniers tests de report qui ont été faits dans le cadre de cette thèse ont été réalisés en prenant en compte les résultats des tests électriques précédents. En effet, nous avons sélectionné parmi toutes les puces que nous avons réalisées celles qui présentent les meilleures caractéristiques statiques (chute de tension en direct et en inverse, tenue en tension et courant de fuite direct). Cette sélection a été faite sur la base de caractérisations électriques sous pointes de puces nues. Nous avons conçu un layout spécifique pour l’assemblage de la puce tri-pôle à anode commune (high side) et de deux puces RC-IGBT discrètes montées en report flip chip (low side). Les puces sont ensuite câblées pour former un pont en H composé de 4 RC-IGBT dont deux sont intégrés sous forme de puce tri-pôle à anode commune (Figure 4-23a). Les deux puces RC-IGBT en report flip chip représentent l’équivalent de la puce tri-pôle à cathode commune (l’électrode de la cathode est mutualisée par la piste PCB dans ce casΨ avec une isolation par un diélectrique d’une largeur de 2mm (l’air dans cet exempleΨ.

Kapton 125µm

RC-IGBT1 (low side)

Anode commune 2xRC-IGBT (high side) PCB 35µm finition OR RC-IGBT2 (low side) Wire bonds (Alu 25µm)

Report face avant

Report flip chip

a)

b) c)

Figure 4-23 : Report flip chip des puces RC-IGBT en utilisant la technique du "Kapton", a) carte réalisée avec deux puces RC-IGBT en flip chip et un tri-pôle à anode commune en

report face arrière, b) dépôt de colle et mise en place des films "Kapton", c) photo de la machine FC150SET utilisées pour réaliser le report flip chip

Nous avons testé une nouvelle technique pour réaliser le report flip chip des puces RC-IGBT. En effet, d’après les résultats de tests électriques de collage précédents (collage direct par colle époxy Argent ou collage utilisant des éléments de bumps en or), les deux méthodes posent des problèmes de reproductibilité sur la qualité de la résistance de contact et de tenue en tension. Cette technique vise à réaliser un report flip-chip (Figure 4-23b) utilisant un film isolant (Kapton) éventuellement adhésif, avec une épaisseur maitrisée (125µm pour ce test). Ce film est utilisé comme un support parfaitement calibré permettant de fixer la hauteur de la puce et sa planéité par rapport au substrat. Un dépôt de colle à la seringue est ensuite réalisé sur les pistes en cuivre des pistes PCB dont la quantité et la surface doivent être maitrisées pour éviter de court-circuiter les électrodes de grille et de cathode.

Nous avons effectué plusieurs tests de report flip chip en utilisant la machine FC150SET (Figure 4-23c) et des puces RC-IGBT pour maitriser la quantité de colle à déposer. Cette machine dispose d’une caméra qui se positionne entre la puce et la carte, cela permet un alignement de la puce avec les plages de report sur le substrat. Le contact est ensuite réalisé à travers une pression exercée par la machine. La Figure 4-24 montre les premiers tests électriques sous pointes d’un RC-IGBT en report filp-chip. La tenue en tension est testée jusqu’à 200V (Figure 4-24b) et montre un courant de fuite très faible (10nA environ). La carte a ensuite été câblée et elle est en cours de caractérisation statique et dynamique au Laplace au moment où ce mémoire est écrit.

a) b)

Figure 4-24 : Caractéristiques électriques du RC-IGBT en report flip chip utilisant le "Kapton", a) I(V) en statique, b) tenue en tension direct

Nous pensons que cette technique peut être généralisée en réalisant un layout spécifique du film isolant par des techniques de découpe utilisant un faisceau laser par exemple et un gabarit. En plus du positionnement en Z, ce film permettrait de réaliser, par fenêtrage, un gabarit de collage de la puce par sérigraphie directe d'une part et un excellent milieu isolant la terminaison périphérique de jonction de la puce vis-à-vis du substrat métallique. L'alignement des puces en Z doit aussi faciliter le report d'un plan d'interconnexion planaire (PCB, DBC) au-dessus afin de fermer la maille de commutation sans devoir utiliser des fils de connexion. Cette voie sera explorée dans le cadre de l'ANR JC ConvPlus piloté par le LAAS en relation avec le groupe CS du Laplace et la plate-forme 3DPHI.

Chapitre 4 : Réalisation technologique des puces et caractérisation électrique des techniques d’assemblage sur substrat

158

4.7 Conclusion

Ce chapitre avait pour objectif de présenter tous les aspects technologiques liés au sujet de l’intégration monolithique sur silicium de cellules de commutation. Nous avons détaillé notre démarche de conception des puces intégrées, leurs réalisations technologiques et leurs techniques d’assemblage sur substrat PCB.

Les prototypes de puces réalisés (tri-pôle à anode commune ainsi que les puces RC-IGBT discrètes) présentent des caractéristiques électriques très encourageantes à nos yeux pour répondre à la fonctionnalité visée. Les valeurs obtenues en termes de chute de tension à l’état passant (mode IGBT en direct et mode diode PIN en inverse) et en termes de tenue en tension (jusqu’à 350VΨ doivent être optimisées mais elles sont très prometteuses à nos yeux. Les différents modes de report testés ont montré que la dernière technique testée pour le report flip

chip utilisant des films isolants constitue une voie intéressante et évolutive pour un mode d’assemblage mono ou double face permettant d'imaginer de très nombreuses options de fonctionnalisation.