Principe de co-intégration du TSC et du TSV au sein d’un interposeur « via middle »

Dans les précédentes parties de ce manuscrit, le TSC a été étudié de manière indépendante. Cependant, une des particularités de cette architecture réside dans le fait qu’elle coexiste avec le TSV au sein de l’interposeur silicium. Plus encore, les procédés de réalisation des TSC et des TSV partagent plusieurs étapes permettant ainsi la réduction du coût de fabrication des deux briques technologiques. Il existe plusieurs procédés de réalisation du TSV (« via-first », « via-middle », « via- last »…), il en découle logiquement plusieurs procédés de réalisation du TSC possibles.

Dans le cadre de ces travaux de thèse, la co-intégration TSC/TSV a été développée dans le cas de l’intégration de type « via-middle ». Les raisons de ce choix sont multiples, tout d’abord, l’industrie semble s’orienter vers la fabrication d’interposeurs comportant ce type de TSV permettant un nombre important d’I/O et de faibles épaisseurs de substrats. De plus, le budget thermique autorisé pour la réalisation de TSV de type « via-last » (< 250 °C) limite l’utilisation de certaines méthodes de dépôt de l’empilement MIM comme nous avons pu le voir dans la partie précédente. Enfin, les pitch resserrés associés à l’intégration « via-middle » sont propices à l’atteinte de forte densité de capacité (voir chapitre II).

Le procédé de co-intégration TSC/TSV au sein d’un interposeur « via-middle » s’articule autour d’une étape innovante de dépôt électrolytique de cuivre: le remplissage partiel, ou « partial-filling » [69]. Le procédé de co-intégration illustré sur la Figure III. 20 se base sur les étapes de réalisation d’un interposeur « via-middle » déjà discutées dans le premier chapitre, seules les étapes supplémentaires permettant l’intégration du TSC seront décrites ci-après.

113

Figure III. 20. Illustration du procédé de co-intégration en face avant des TSC et TSV au sein d’un interposeur silicium de type « via-middle ».

a) Les cavités des TSC et TSV sont réalisées simultanément par gravure profonde (DRIE), puis une couche de SiO2 est déposée afin d’assurer l’isolation électrique des vias et du substrat. Ces étapes

sont décrites dans le premier chapitre.

b) Le dépôt de la couche d’accroche s’effectue en plusieurs étapes. Tout d’abord, un empilement Ti/TiN/Ti est déposé dans la cavité par PVD. Son rôle consiste d’une part à réaliser une électrode de faible résistivité permettant la croissance de cuivre dans le via sous de bonnes conditions et d’autre part à empêcher la diffusion du cuivre vers le substrat. Dans un second temps, le dépôt d’une couche de cuivre est nécessaire afin d’initier la croissance électrolytique effectuée dans l’étape d, cette couche est déposée par PVD.

c) La couche d’accroche est gravée de manière à isoler électriquement les TSV et ainsi inhiber la croissance électrolytique de cuivre. Les zones à graver sont définies par une étape de photolithographie permettant l’ouverture d’un film sec photosensible laminé sur la plaque de silicium. Contrairement à une résine classique appliquée par spin-coating, le film sec permet de recouvrir le via sans y introduire de résine comme on peut le voir sur Figure III. 20-c, facilitant ainsi son retrait (étape de « stripping »). La Figure III. 21, représente un motif issu du masque utilisé pour cette étape. Les ronds bleus représentent la matrice de TSC centrale et les TSV placés en périphérie, les zones rouges hachurées représentent les parties ouvertes du film sec. L’électrode permettant la croissance électrolytique de cuivre est gravée autour des TSV, le partial-filling est donc localisé dans les TSC uniquement.

114

Figure III. 21. Motif de gravure de la couche d’accroche. Les ronds bleus représentent la matrice de TSC centrale et les TSV placés en périphérie, les zones rouges hachurées représentent les parties gravées.

d) L’étape de partial-filling est une croissance de cuivre effectuée par électrolyse. Il s’agit d’un procédé semblable au remplissage « bottom-up » des TSV favorisant l’évolution d’un front de croissance du fond du via vers la surface de la plaque. Dans le cas du partial filling, le via n’est pas rempli complètement, l’objectif est de déposer une certaine épaisseur de cuivre dans le fond du via (environ 5 à 10 µm) tout en limitant la croissance sur les flancs du TSC. L’étape de partial-filling sera décrite plus en détail dans la prochaine section.

e) Les dépôts des trois couches composant l’empilement MIM sont ensuite réalisés, comme il a été décrit en détail précédemment.

f) Les TSC et TSV sont ensuite remplis simultanément de cuivre par un procédé de remplissage « bottom-up » nécessitant au préalable le dépôt d’une couche d’accroche. Une étape de CMP effectuée en face avant permet l’élimination des couches de matériaux présentes en surface, cette planarisation de la plaque permet la réalisation a postériori des niveaux d’interconnexions de la face avant de l’interposeur telle que décrite dans le premier chapitre.

Dans cette intégration, la seule différence entre le TSC et le TSV réside dans la croissance d’un partial-filling de cuivre dans le premier. Cette couche de cuivre déposée dans le fond du TSC permet de décaler la hauteur des dépôts MIM par rapport au TSV. L’étape de reprise de contact en face arrière de la plaque est illustrée sur la Figure III. 22, dans un premier temps un retrait du silicium permet de découvrir les « copper-nails »1. Puis, lors de l’ouverture de ces derniers, les couches de l’empilement MIM sont supprimées physiquement au fond des TSV par une étape de CMP, permettant un contact électrique entre les deux faces de l’interposeur par le cuivre de remplissage. Dans le cas de la matrice de TSC, l’empilement MIM est protégé par la surépaisseur générée par le partial-filling et chacune des électrodes de la capacité est accessible depuis une des faces de l’interposeur.

115

Figure III. 22. Illustration de la reprise de contact des TSC et TSV en face arrière d’un interposeur « via-middle ».

L’épaisseur de cuivre déposée en fond de TSC doit être suffisamment importante pour que la CMP débouche sur le cuivre du partial-filling. Cette épaisseur dépend de la hauteur des « copper- nails » ressortant du silicium après l’étape de retrait du silicium, ainsi que de l’épaisseur de la couche de passivation déposée avant leur ouverture par CMP. La hauteur des « copper-nails » dépend elle- même du TTV1 induit par les étapes de gravure des vias, de scellement, d’amincissement et de retrait de silicium. Le maximum de hauteur des « copper-nails » a été évalué à ~6 µm après retrait du silicium dans le cadre de la réalisation d’un interposeur « via-middle » sur la plateforme du LETI [13]. Ainsi, l’épaisseur cible du dépôt de cuivre lors de l’étape de partial-filling est fixée à 10 ± 2 µm, laissant une assez large marge de manœuvre permettant d’encaisser un TTV important.

Bien que le partial-filling permette la co-intégration TSC/TSV, il a pour désavantage la diminution de la surface capacitive, menant à un amoindrissement de la valeur de capacité du TSC. Les principaux objectifs de l’étape de partial-filling sont les suivants :

- L’atteinte de l’épaisseur cible déposée en fond de TSC. - La limitation de la croissance sur les flancs du TSC.

- L’absence de cavités après le remplissage complet des TSV et TSV. La réalisation de l’étape de partial-filling fait l’objet de la partie suivante.