Modification à apporter sur la PLL

Le circuit développé permet de conclure que le système composé de deux PLL permet d’obtenir une meilleure stabilité en fonction des variations de température et de tension d’alimentation. Par contre, la PLL doit être optimisée pour obtenir une meilleure gigue temporelle, car la gigue temporelle cycle-à-cycle obtenue (30 ps RMS - section 6.4) empêche l’application de ce système de PLL pour l’utilisation dans une matrice de circuit de lecture de SPAD visant 4 ps RMS.

Le problème principal devant être corrigé est la tension de contrôle de l’oscillateur (V_Ctrl) qui varie lorsque la PLL est verrouillée. Dans un cas d’utilisation standard, la tension de contrôle ne devrait plus changer sauf pour réagir à une variation externe (ex : variation de température ou de tension d’alimentation). Pour bien comprendre d’où vient cette varia- tion, il faut débuter par le PFD. Le PFD permet de comparer la phase et la fréquence d’une référence externe et de l’oscillateur (VCRO) à asservir. Lorsque la phase est en retard, un signal Haut est envoyé à la pompe de charge, ce qui augmente le nombre de charges en- voyées au noeud de la tension de contrôle, et donc la fréquence de l’oscillateur. Lorsque la phase est en avance, le signal Bas est envoyé à la pompe de charge pour diminuer la fréquence de l’oscillateur. L’un des problèmes reconnus dans l’état de l’art au niveau du PFD est la zone morte. Cette zone apparaît lorsque la PLL n’arrive plus à répondre à une différence de phase entre les deux entrées du PFD parce que les 2 signaux d’entrée du PFD sont en phase, selon la résolution du PFD. Cela a pour impact de verrouiller la PLL

à une fréquence près de la fréquence voulue, mais avec une petite erreur. Pour compenser ce problème, il est possible de rajouter des délais à chaque branche du PFD pour ralentir le temps de réinitialisation du PFD. C’est ce qui a été implémenté dans la PLL, ce qui permet de corriger sa zone morte. Le délai ajouté au PFD (Figure 6.2) fait en sorte qu’à chaque cycle de comparaison, les signaux Haut et Bas ont une largeur de pulse minimum d’environ 150 ps, et lorsqu’il y a un retard ou une avance de phase, la largeur du signal conséquent est allongée. Cette contrainte fait en sorte que lorsque les deux signaux à l’en- trée du PFD sont en phase et que la PLL est verrouillée, le PFD envoie tout de même des signaux à la pompe de charge. L’implémentation de cette solution ajoute donc un requis important à la pompe de charge : le courant de charge et de décharge doivent être apparié, sinon le noeud de tension de contrôle dérive de son point d’opération.

L’appariement de la charge et la décharge de la pompe de charge va au-delà du simple appariement de transistor, l’architecture doit assurer que le courant reste le même malgré le changement du point d’opération commun : le noeud de contrôle. La Figure 6.15 montre les courbes de courant (simulée) de la pompe de charge actuelle. Les courants ne sont pas bien appariés puisqu’il n’y a qu’un seul point de tension où les deux branches de charges et de décharge possèdent la même valeur (0,42 V). Si la tension à laquelle la PLL doit verrouiller pour un oscillateur est plus haute que 0,42 V, le noeud de contrôle dérivera vers le bas à chaque période du signal de référence puisque le courant de décharge est plus élevé que le courant de charge. Cette dérive provoque une oscillation sur le noeud de contrôle et ensuite la PLL doit la compenser pour asservir la fréquence de l’oscillateur. Plus la différence entre les deux courants est grande, plus cette oscillation est grande. Le résultat de cette oscillation du noeud de contrôle se traduit directement en gigue tem- porelle cycle-à-cycle de la PLL. Plus cette oscillation est grande, plus la gigue temporelle est grande. La courbe signature d’un noeud de contrôle oscillant autour de la fréquence désirée ressemble à deux distributions normales espacées dont la moyenne commune est la fréquence d’opération. La Figure 6.16 montre un histogramme de la période mesurée à la sortie du diviseur de la PLL. La fréquence de la référence était de 4 000 ps et la fréquence moyenne en sortie est de 3 996 ps. L’écart entre les pics de la distribution est de 180 ps (Figure 6.16), causé par l’oscillation de la tension de contrôle. En utilisant la distribution de la Figure 6.16, il est possible de calculer la gigue temporelle cycle-à-cycle de la PLL en sortie du diviseur : 90 ps RMS. La période en sortie du diviseur (4 000 ps) représente 8 tours de l’oscillateur à 500 ps, puisqu’il y a un diviseur par 8 dans la boucle de la PLL. Cela signifie que la gigue temporelle de 90 ps RMS en sortie du diviseur représente la somme

6.8. ANALYSE ET DISCUSSION 139 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 2.2 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1 Cou rant (µ A)

Tension en sortie de la pompe de charge (V)

Courant du NMOS de la pompe de charge Courant du PMOS de la pompe de charge

0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 2,2 1,8 1,6 1,4 1,2 0,8 0,6 0,2 0,4

Figure 6.15 Le courant de charge de la pompe de charge provenant du PMOS est identifié en bleu et le courant de décharge provenant du NMOS est en rouge. Dans l’implémentation courante, la pompe de charge possède une seule tension où le courant de charge et de décharge est égal, soit 0,42 V.

quadratique de la gigue temporelle de l’oscillateur sur 8 tours. Il est possible d’évaluer que la gigue temporelle de l’oscillateur est de 90 ps RM S_√

8 = 32 ps RM S.

La solution pour minimiser cet impact est d’obtenir un courant identique de charge et de décharge, peu importe la tension de contrôle. Pour cela, il faut modifier l’architecture des sources de courant et des interrupteurs des signaux Haut et Bas de la pompe de charge. La Figure 6.17 présente les résultats d’une architecture de type NMOS-switch high-swing cascode [164]. Celle-ci permet d’obtenir un courant de charge et de décharge similaire en utilisant des transistors NMOS pour les deux switchs de la pompe de charge. De plus, cette pompe de charge utilise des sources de type high-swing cascode pour augmenter la résistance de sortie ce qui crée un plateau de courant en saturation (Figure 6.17).