Fabrication d’un lot de génération 4

Dans la fabrication de ce lot de génération 4, seules les étapes nécessitant un besoin d’amélioration ont été revues. Cela se traduit par l’ajout de deux niveaux de masque. Après la définition des motifs d’alignement et la croissance de l’oxyde thermique, une couche supplémentaire a été ajoutée avant l’électrode inférieure. Pour favoriser la cristallisation du PZT sur l’ensemble de la pastille, un anneau de dioxyde de zirconium (ZrO2) a été

implémenté. Façonné par lift-off sur une résine positive, cet oxyde organo-métallique présente une structure cristalline en accord avec le PZT. L’anneau a un rayon extérieur supérieur à celui de la couche piézoélectrique de façon à couvrir la surface de contact du PZT (10 µm supérieur). Sont ensuite définis les niveaux (B) et (C) correspondant à l’électrode inférieure et la pastille piézoélectrique.

Une étape a aussi été ajoutée avant le dépôt de l’électrode supérieure. En effet, afin de limiter le rayonnement électrique de la couche piézoélectrique, le rayon de l’électrode supérieure a été augmenté (il est maintenant 5 µm supérieur à celui du PZT) pour que cette couche agisse comme un blindage. A cause des pistes électriques de l’électrode inférieure, la présence d’un oxyde est nécessaire pour empêcher un court-circuit entre l’électrode supérieure et la piste de l’électrode inférieure. Ceci a été réalisé en déposant un anneau supplémentaire de ZrO2 ayant les mêmes caractéristiques que celui déjà fabriqué. Ainsi,

l’électrode supérieure a pu être définie de manière à englober la pastille de PZT (D).

Comme il a été vu, le dioxyde de silicium de passivation doit être le moins poreux possible. Afin d’améliorer la qualité de ses propriétés isolantes, le dépôt a été fait par une succession de cycles au lieu d’être fait en une seule phase (E). Ainsi, l’alternance de trois cycles de dépôt avec trois cycles de stabilisation sous vide permet à chaque cycle de dépôt de combler les « trous » du précédent dépôt. Cela se traduira par une meilleure résistance électrique du SiO2, surtout en milieu liquide, grâce une porosité réduite.

Après le renforcement des plots de contact et le dépôt de la couche d’or pour la modification chimique des surfaces, c’est au niveau de la gravure sèche profonde du silicium (F) que les optimisations du procédé ont été le plus approfondies. Afin de résoudre le problème de surgravure latérale, une procédure particulière de gravure a été employée, par utilisation d’un « kit anti-notching ». Ce kit diminue la fréquence de polarisation entre le

substrat et le plasma, ralentissant la vitesse de gravure et empêchant l’accumulation de charges au niveau de la couche d’arrêt pour une gravure verticale uniquement. La vitesse de gravure étant plus faible avec cette procédure, une première phase sans le kit est effectuée avant de l’ajouter pour terminer la gravure. Il a fallu ainsi calibrer le temps de gravure pour chacune des deux phases. Les temps optimum ont été déterminés à 3h de gravure initiale et 35 min avec le kit. La figure 2.6 présente le résultat de la gravure profonde du silicium inférieur avec le nouveau protocole et des flancs droits peuvent être observés avec respect des dimensions, puisque le rayon R2 est 109 ± 5µm, ce qui représente une erreur inférieure à 10

%. Le contrôle de l’uniformité de taille se traduira par la suite par une bonne reproductibilité du comportement dynamique des membranes, surtout au niveau des fréquences de résonance.

Figure 2.6 : coupe transversale d’une micromembrane issue du lot de génération 4 montrant les flancs issus de la gravure profonde optimisée du silicium inférieur.

Afin de terminer le procédé de fabrication, l’étape (G) de gravure de l’oxyde enterré a été modifiée en termes de méthode, par rapport à la génération 3. Les 525 µm de silicium rendent parfois l’accès difficile au plasma utilisé pour l’attaque, réduisant l’uniformité du retrait de l’oxyde. Aussi, en plus des motifs circulaires pour la libération des membranes ont été insérées des lignes pour la définition des puces, qui ont été gravées. Cela permet d’éviter une étape supplémentaire de découpe des puces à la scie diamantée. Mais cela induit aussi une mauvaise tenue mécanique des puces sur la plaque à la fin de la gravure. Ainsi, la puissance du plasma, couplée au vide, provoque un arrachement fréquent des puces pendant la gravure par RIE de l’oxyde enterré. C’est pourquoi a été utilisée une méthode de gravure par vapeur de tampon d’acide fluorhydrique, développée par Laurent Jalabert, service TEAM au LAAS. Cette étape ne peut être faite qu’en phase gazeuse afin de ne pas abîmer la faible quantité de résine restant après la longue étape de gravure du silicium. L’attaque par le HF étant isotrope, un temps de gravure a dû être calibré afin de ne pas graver l’oxyde latéralement. Ainsi, les membranes ont pu être libérées avec un retrait uniforme de l’oxyde et respectant le rayon. Comme le montre la figure 2.7, l’oxyde enterré a été gravé sur toute la surface de la puce et l’arrêt de la gravure latéralement correspond au niveau du silicium inférieur (± 1 %).

Figure 2.7 : coupe transversale d’une micromembrane issue du lot de génération 4 montrant la gravure optimisée par vapeur d’acide fluorhydrique de l’oxyde enterré.

La microfabrication des puces a pu être achevée avec des matrices 3x2 de micromembranes de rayon R1 = 50 µm et R2 = 100 µm, comprenant une membrane

supplémentaire de rayon R1 = 70 µm.