La dégradation TDDB

II.2.3.1.Le phénomène physique de la dégradation TDDB

Bien que, idéalement, l’oxyde de grille possède la propriété d’être un isolant, en pratique, lorsqu’il est mis en fonctionnement cette aptitude diélectrique a tendance à se dégrader sous l’effet d’un champ électrique fort. Ainsi, le TDDB traduit l’état de perte de la qualité isolante du

SiO₂ dans les procédés technologiques de forte intégration, sous l’effet d’un champ transverse

élevé entre la grille et le canal.

L’augmentation progressive du champ transverse a tendance à partir d’un certain niveau d’induire des défauts dans le volume d’oxyde. Ces défauts peuvent s’accumuler créant une canalisation entre la grille et le canal provocant ainsi une perte soudaine des propriétés diélectriques du transistor. Les lignes de conduction qui se forment conduisent souvent à des dommages structurels permanents de l'oxyde (Figure II-29).

Figure II-29: Etape de l’apparition des dégradations au niveau du diélectrique sous contraintes TDDB [45]

II.2.3.2.Le modèle de dégradation TDDB

En raison du comportement de la perte soudaine des propriétés diélectriques, le modèle de dégradation TDDB est de nature stochastique. Il est décrit par la distribution de probabilité de

Weibull [43][46] : II.15

( )

( ) 1

lifetime

F e





   ^

- F(τ_lifetime) est une fonction de la densité cumulative des sites interstitielles jusqu’à la rupture du diélectrique.

- α et β sont des constantes liées à la technologie.

L’implémentation de ce mécanisme de dégradation dans des simulateurs de fiabilité permet de prévenir le concepteur des risques de rupture d’oxyde en fonction de la contrainte appliquée sur la grille. La simulation de ce mécanisme n’est pas de nature quantitative mais plutôt probabiliste.

II.2.3.3.Dégradations des paramètres électriques due au mécanisme TDDB

La dégradation de l’oxyde a fait l'objet de nombreuses études, mais, à ce jour, la modélisation avancée de ce phénomène aléatoire qu’est le TDDB n'est pas encore bien formalisée.

Le claquage de l’oxyde, (BreakDown) ou BD, peut résulter soit:

- D’une surcharge électrique EOS (Electrical Over Stress).

- De la présence de défauts générés dans l'oxyde par l’effet du champ électrique entre grille et substrat.

L’EOS et l'ESD résultent de l'application d'une forte tension sur l'oxyde. Cela provoque une augmentation soudaine du courant de grille, un échauffement localisé et dans certains cas une fusion du silicium.

Dans la littérature [47]- [49], plusieurs modes de rupture d’oxyde sont répertoriés selon l'épaisseur de l'oxyde de grille.

Le mode HBD (Hard-BD) est le mode critique qui correspond à la perte complète des

propriétés diélectriques de l’oxyde, avec un courant de grille important, de l’ordre de plusieurs milliampères sous des tensions de fonctionnement nominales.

Le HBD n’a lieu que pour les technologies CMOS submicroniques soumises à des tensions grille suffisamment élevées pour créer une dégradation irréversible. Par exemple, pour une

épaisseur d’oxyde EOT, Equivalent Oxide Thickness, égale à 0.9 nm, une tension de grille V_gs

supérieure à 1.2V peut engendrer une dégradation HBD [47].

Pour des épaisseurs d'oxyde inférieures à 5 nm, le HBD est souvent précédé par un SBD (

Soft-BD). Ce SBD est observé comme une perte partielle des propriétés diélectriques, entraînant une

légère augmentation du courant de grille et une augmentation significative du bruit produit par le courant de grille. Enfin, pour des oxydes ultra-minces (environ 2,5 nm), le SBD est suivi d’une

perte progressive des propriétés diélectrique « Progressive Break Down (PBD) », jusqu'au HBD.

Le PBD est identifié comme une lente augmentation du courant de grille dans le temps.

Il a été démontré [48] que le processus de dégradation avant rupture et le lieu où se produit l’endommagement [49] varient largement d’un transistor à un autre, même identiques. Ceci a une forte répercussion sur la modélisation de la dégradation TDDB des transistors [50].

L’investigation de la dégradation TDDB en régime dynamique RF permet de vérifier si la fréquence a un effet significatif, quelconque, sur cette dégradation. Des essais expérimentaux sur des composants MOS ont été réalisé par G. T. Sasse [40] afin d’élucider cette question du TDDB sous stress RF. Il a été établi que ce mécanisme dépend de la fréquence du signal de stress mais de manière aléatoire (Figure II-30). De ce fait, les modèles stochastiques de dégradation TDDB en régime statique doivent être exploités avec précaution lorsqu’ils sont appliqués tels quels dans la prédiction de la durée de vie pour des stress en régime dynamique.

Figure II-30: Le courant DC de la grille mesuré en fonction du temps de stress sous contrainte TDDB RF pour différentes fréquences de 180 MHz à 1.8 GHz [40]

II.2.4.Conclusion

La description des principaux phénomènes de dégradation en technologie MOS est synthétisée dans le Tableau II-2.

Tableau II-2 : Etat de l’art des mécanismes de dégradation des transistors MOS

Stress

Electrique ^{HCI BTI TDDB}

Conditions de stress

- Champ électrique élevée au niveau de la jonction de drain.

- Tension de grille négative ou positive.

- Haute température.

- Accumulation des défauts, dans le volume de l’oxyde, crées par le champ électrique.

Mécanismes physiques

- Injection des porteurs chauds dans l’oxyde de grille. - Création d’états d’interface.

- Piégeage des porteurs - Génération d’états d’interface. - Génération des charges fixes.

- Formation de chemin conducteur entre la grille et le substrat dans l’oxyde de grille.

Impact de la dégradation - Augmentation de la tension de seuil V_Th. - Diminution du courant de drain. - Augmentation de la tension de seuil V_Th. - Diminution du courant de drain.

- Perte soudaine des propriétés isolantes.

Suite à cette étude bibliographique, nous constatons que ces mécanismes de dégradation engendrent des variations importantes des paramètres statiques et dynamiques des transistors MOS. Ceci risque de conditionner les performances électriques des circuits intégrés. Ainsi, si nous souhaitons assurer la fiabilité du circuit, dorénavant, la prise en compte de ces mécanismes est impérative durant la phase de conception.

Les travaux de recherches menés sur les transistors MOS se sont déroulés en deux étapes : Dans un premier temps, nous avons étudié la dégradation à long terme des paramètres électriques (DC, AC et RF) des transistors NMOSs et PMOSs, de la technologie BiCMOS, 0.25µm sous stress DC.

Ensuite, cette étude a été étendue à l’évaluation de la dégradation d’un circuit constitué d’un oscillateur en anneau sous stress HCI et BTI. Cette investigation a été nécessaire pour vérifier, à la fois, la précision du simulateur et la fiabilité du circuit.

II.3. Etude bibliographique sur les mécanismes de dégradation dans les transistors bipolaires

Les études de l’origine des phénomènes physiques propres aux mécanismes de dégradation sur les transistors bipolaires n’ont eu lieu qu’après celles produites sur les transistors MOS.

Cependant, jusqu’à présent, l’impact de la dégradation des transistors bipolaires sur les performances des circuits RF et millimétriques restent encore peu maitrisé [16][51].

Dans cette partie, nous établirons l’état de l’art concernant les mécanismes de dégradation des transistors bipolaires qui sont principalement:

- Le mécanisme de dégradation RVBE (Reverse Base-Emitter Bias).

- Le mécanisme de dégradation MMD (Mixed Mode Degradation).

Traditionnellement, pour l’étude de la fiabilité des transistors bipolaires sous contraintes électriques, deux techniques différentes de stress sont utilisées [62]-[65]:

- Des stress sous une polarisation émetteur-base en inverse (RVBE). Ici, la dégradation est due

aux porteurs chauds.

- Des stress sous une densité de courant de collecteur (J_C) relativement élevée. La dégradation

est, généralement, engendrée par une forte densité de courant et à haute température.