Définition de la capacité de découplage optimale

Chapitre 2. La cellule de commutation

2.6. Définition de la capacité de découplage optimale

Nous recherchons la capacité de découplage minimale car elle correspond au volume minimal

et donc à la meilleure intégration possible. Cette capacité de découplage optimale est obtenue

au-dessus d'une valeur spécifique C

dec_opt

pour laquelle la valeur de la surtension ne diminue plus. Nous

définissons le dépassement de tension minimale pour une valeur C

dec

« infinie » et en déduisons C

dec_opt

lorsque la surtension atteint 5% de cette valeur minimale. Comme indiqué précédemment, nous avons

choisi le modèle proposé pour déterminer le condensateur de découplage minimal plutôt que de

contrôler les simulations PSpice/Simplorer, car le nombre de paramètres est réduit (en particulier en

ce qui concerne le modèle MOSFET et à diode), le temps de simulation est beaucoup plus court et cela

évite les problèmes de convergence.

Une méthode empirique pour définir la capacité minimale de découplage est présentée dans

[14]. Une C

dec

efficace qui atteint une condition totalement découplée sans perturber la résonance

entre L

pack

et C

oss

est obtenue en appliquant la règle suivante : C

dec

doit être 50 à 100 fois plus grande

que C

oss

pour obtenir une bonne condition découplée. Cependant, cette approche n’a aucun lien avec

le dépassement de tension minimal et néglige l’impédance parasite du condensateur de découplage.

L'application de cette méthode à notre cas ne répond pas à la fonction objectif souhaitée.

2.6.2. Processus d’optimisation et sa fonction objectif

La valeur optimale C

dec

est obtenue à l’aide de la fonction fzero de Matlab®. Le circuit électrique

du modèle (Fig. 2.22) est décrit dans Simulink®. L’intégration du système différentiel utilise une

méthode à base de trapèze. La fonction fzero de Matlab retourne la valeur C

dec_opt

qui permet de de

valider l’égalité suivante : 𝑉

_{𝑀𝑂𝑆 𝑝𝑖𝑐 𝑜𝑏𝑗}

= 𝑉

_{𝑀𝑂𝑆 𝑝𝑖𝑐 𝑚𝑖𝑛}

− 5%(𝑉

_{𝑀𝑂𝑆 𝑝𝑖𝑐 𝑚𝑖𝑛}

− 𝑉

_𝑏𝑢𝑠

)

V

mos pic min

est la tension du semi-conducteur avec un C

dec

« infini » (en fait 10 mF dans notre

cas). La Fig. 2.31 montre l'évolution de ∆V

mos

(dépassement de tension) en fonction de C

dec

avec un

dI/dt = 2,5kA/µs et la Fig. 2.32 avec dI/dt=4,4kA/µs et dI/dt=5,2kA/µs. C

dec_opt

est indiqué par une étoile

sur la courbe. La surtension minimale pour les grandes valeurs de C

dec

n’est pas exactement

(𝐿

_{𝑝𝑎𝑐𝑘}

+ 𝐿

_𝑑𝑒𝑐

) ×

^𝑑𝐼

𝑑𝑡

car il s’agit d’un système résonnant. Le dépassement de tension obtenu avec

C

dec_opt

est de 5% de plus que la valeur minimale possible, conformément à notre stratégie

d'optimisation.

Fig. 2.31. Résultats d’optimisation pour calculer le Cdec_opt pour dI/dt=2,5kA/μs.

100 150 200 250 300 350 10 100 1000 10000 Su rten sion (V) Cdec(µF)

dI/dt=2,5kA/µs

Modèle 1 Cdec_opt_1=39uF Modèle 2 Cdec_opt_2=410uF Eq. 2.12

57

Fig. 2.32. Résultats d’optimisation pour calculer le Cdec_opt pour dI/dt=4,4kA/μs (en haut) et dI/dt=5,2kA/μs (en bas).

Concernant le modèle 1, où nous avons une inductance et résistance parasites fixes, il n’y a

que la vitesse de commutation et la capacité de découplage qui jouent sur la surtension. Pour le

modèle 2, la quantité de composants en parallèle varie : plus C

dec

est grand, plus L

dec

et R

dec

sont faibles.

Il est donc visible que mettre des composants en parallèle nous permet de bien réduire la surtension :

pour le cas le plus rapide (5.2kA/us), une capacité de 18µF (obtenu à partir de 8 composants en

parallèle) arrive à bien découpler le système conformément à notre condition à 5%, cette même valeur

n’est pas suffisante si nous utilisons le modèle 2.

La capacité de découplage optimale pour un système plus rapide est plus faible que pour un

système lent, conformément à l'analyse fréquentielle du Chapitre 2.3. Dans le modèle 2, la valeur

optimale est plus grande car la mise en parallèle d’un grand nombre de composants (R

dec

<< R

bus

et

L

dec

<<L

bus

) ralentit l’amortissement et R

dec

et L

dec

contribuent moins pendant la commutation. Il est clair

que l’inductance, la résistance parasites et la vitesse de commutation jouent donc sur le calcul de la

capacité de découplage optimale. Il reste donc à analyser la sensibilité de ce calcul par rapport aux

différents paramètres de la boucle de commutation pour vérifier la robustesse du dimensionnement.

2.7. Analyse de sensibilité

La surtension sur le MOSFET peut être analysée en fonction du condensateur de découplage

C

dec

pour différentes valeurs des autres paramètres. Dans cette analyse, nous ne considérons pas les

100 150 200 250 300 350 400 450 500 550 600 10 100 1000 10000 Su rten sion (V) Cdec(µF)

dI/dt=4,4kA/µs

Modèle 1 Cdec_opt_1=11uF Modèle2 Cdec_opt_2=379uF 100 200 300 400 500 600 700 800 10 100 1000 10000 Su rten sion (V) Cdec(µF)

dI/dt=5,2kA/µs

Modèle 1 Cdec_opt_1=18uF Modèle 2 Cdec_opt_2=373uF

58 modèles présentés précédent : tous les paramètres sont conservés comme les valeurs définies à la Fig.

2.22 (sauf Cdec et le paramètre analysé, dans un premier temps celui choisi est L

pack

) et un

dI/dt=2kA/µs. La Fig. 2.33 montrent l’impact de Lpack sur Cdec_opt (obtenu avec la fonction objectif

de l'Eq. 2.12.

Fig. 2.33. Tension crête du MOSFET en fonction du condensateur de découplage (Cdec) pour différentes valeurs de Lpack (pour rappel, Lpack intègre une contribution du bus bar).

On constate bien évidemment que L

pack

influence directement le dépassement de tension.

Cependant, il n'était pas intuitif que des valeurs plus grandes de L

pack

aboutiraient à des valeurs plus

faibles de C

dec_opt

. Du point de vue de la conception, cela n’est pas très intéressant car la surtension

absolue doit être minimisée.

L'influence de L

dec

a également été étudiée. Plus L

dec

augmente, plus le dépassement maximal

augmente aussi. Globalement, L

dec

et L

pack

ont le même rôle car ils font partie de la même boucle de

commutation. Il n’y a pas d’intérêt à augmenter la valeur de L

dec

pour réduire C

dec

car cela augmenterait

la surtension (Fig. 2.34). Il est à noter que nous n’avons pas tenu compte de l’augmentation de L

dec

avec la valeur de C

dec

(en raison de la taille de C

dec

, cequi augmenterait son ESL par la même occasion).

Fig. 2.34. Tension crête du MOSFET en fonction du condensateur de découplage (Cdec) pour différentes valeurs d'inductances parasites du bus bar et l’esl du condensateur de découplage, Ldec.

* point optimal (5% de plus que le dépassement minimal) = Cdec_opt

59 Pour des faibles valeurs de l’inductance parasite du condensateur filtre, L

, C

participe au

découplage et le dépassement de tension est réduit (Fig. 2.35). Il n’est plus nécessaire d’augmenter

autant C

dec

pour atteindre un dépassement acceptable. Évidemment, il n’est pas possible de réduire

trop L

, sinon C

dec

ne serait pas du tout nécessaire.

Fig. 2.35. Tension crête du MOSFET en fonction du condensateur de découplage (Cdec) pour différentes valeurs d'inductances parasites du condensateur filtre, Lf.

En appliquant la même approche pour différentes valeurs de résistance parasite du

condensateur de découplage, R

dec

, il a été constaté que le C

dec_opt

change considérablement. Cela

s’explique par un amortissement accru de la tension MOSFET. En raison du nombre élevé d’équations

de circuit, il n’était pas facile de prédire cela avec les modèles classiques du second ordre. Pour un R

dec

compris entre 2mΩ et 10mΩ, le condensateur de découplage optimal reste aux alentours de 250µF,

mais si R

dec

= 50mΩ, le condensateur de découplage optimal est réduit de moitié, ce qui permet de

réduire le volume et le coût du dispositif (Fig. 2.36). D’après cette analyse, il est possible d’envisager

l’ajout d’une résistance en série avec le condensateur de découplage pour diminuer la valeur de sa

valeur optimale. Cela sera présenté dans une partie suivante.

Fig. 2.36. Tension crête du MOSFET en fonction du condensateur de découplage (Cdec) pour différentes valeurs de résistances parasites du bus bar et l’esr des condensateurs de découplage, Rdec.

* point optimal (5% de plus que le dépassement minimal) = Cdec_opt

60 Concernant le condensateur de sortie du semi-conducteur, C

oss

, comme il est beaucoup plus

petit que le condensateur de découplage, il a peu d’influence (Fig. 2.37). Ces résultats nous permettent

également à constater que la prise en compte de la non-linéarité des condensateurs C

oss

n’impacte pas

le calcul de Cdec_opt.

Fig. 2.37. Tension crête du MOSFET en fonction du condensateur de découplage (Cdec) pour différentes valeurs de condensateur de sortir du semi-conducteur, Coss.

Ensuite nous analysons encore l’impact de la vitesse de commutation. D'après la Fig. 2.38, il

est évident (et c’était attendu) qu'une augmentation de dI/dt diminue la nécessité d’avoir une forte

valeur de C

dec

et augmente le dépassement de tension. Pour de forts dI/dt, il faut d'avantage veiller à

la conception du design afin de réduire les inductances parasites, mais cela peut être plus facile car la

nécessité de découpler est réduite selon notre critère défini dans l’Eq. 2.12, ce qui donne des

dispositifs plus compacts.

Fig. 2.38. Tension crête du MOSFET en fonction du condensateur de découplage pour différentes vitesses de commutation.

Pour résumer, les paramètres influant sur la valeur optimale de C

dec

et sur le dépassement de

tension du MOSFET sont fournis dans le Tableau 2.1.

1 IGBT 2 IGBT en parallèle 3 IGBT en parallèle 1 MOSFET SiC 2 MOSFET SiC en parallèle

* point optimal (5% de plus que le dépassement minimal) = Cdec_opt

61

Tableau 2.1 – Résumé de l’influence des paramètres sur Cdec_opt et sur la surtension

Paramètre C

dec_Opt

Surtension

L

pack

+ ++

L

dec

+ ++

L

+ +

dI/dt + ++

R

dec

++ + (pour valeurs raisonnables de R

dec

)

C

oss

0 0

La lecture de cette étude de sensibilité conduit à la conclusion que le paramètre le plus

déterminant est le R

dec

. Les inductances parasites associées aux câblages ont également un impact sur

la valeur optimale de C

dec

, parfois contre intuitifs, mais jouent trop sur a valeur absolue de la

surtension. Enfin, une commutation plus rapide diminue évidemment le besoin d'une valeur élevée du

condensateur de découplage, mais là encore au prix d'une augmentation de la surtension absolue.

Pour ces raisons, l’étude de l’un ajout d’une résistance en série sera analysée avec plus de détails car

cela semble être une solution pour minimiser les valeurs de découplage de manière simple, sans

augmenter la surtension.

2.8. Ajout d’une résistance en série avec le condensateur de découplage

Nous allons analyser expérimentalement l’impact d’une résistance en série avec le

condensateur de découplage dans le cas d’étude de l’ONIX 671 d’Alstom (banc expérimental de forte

puissance). La Fig. 2.39 présente le montage du banc expérimental et la Fig. 2.40 présente les détails

du montage pour deux cas (1 condensateur de découplage de 47µF ; et deux condensateurs de

découplage de 47µF en parallèle). Pour ajouter cette résistance, nous prenons deux rondelles de cuivre

de la même taille que le connecteur du condensateur de découplage puis deux résistances CMS sont

placées entre les deux rondelles de telle sorte que le courant passe par les résistances (en isolant un

connecteur de la résistance dans chaque rondelle, (Fig. 2.40). Nous utilisons une vis plastique pour que

le courant vienne du bus bar → résistance (paire de rondelle 1) → condensateur de découplage →

résistance (paire de rondelle 2) → bus bar.

62

Fig. 2.39. Banc d’essais du convertisseur de puissance ONIX 671 avec la résistance supplémentaire Rsupp.

Fig. 2.40. Détails montage de la résistance supplémentaire entre deux rondelles.

Les mesures sont présentées sur la Fig. 2.41 et Tableau 2.2. L’ajout de la résistance provoque

une augmentation de la surtension sur le semi-conducteur par effet ohmique (R x I) cependant ces

pertes ne sont présentes que pendant la commutation. L’idée est d’essayer d’amortir la tension

commutée de manière à pouvoir utiliser une capacité de découplage de valeur plus faible. Dans le banc

expérimental, nous sommes limités aux valeurs de condensateurs de découplage (le minimum

disponible étant de 47µF). Pour pouvoir donc évaluer l’impact de l’ajout de la résistance

supplémentaire sur la capacité de découplage optimale, nous allons de nouveau utiliser les

simulations.

Paire de

Rondelles

Paire de

Rondelles

Paire de

Rondelles

Paire de

Rondelles

63

Tableau 2.2 – Mesure s de la surtension sur le MOSFET en fonction de la résistance supplémentaire Rsupp ajoutée.

Cdec=1x47µF Cdec=2x47µF

R

supp

(mΩ) ΔVmos(V) R

supp

(mΩ) par Cdec ΔVmos(V)

0 299 0 333,5

10 333,5 30 301,3

50 402,5 55 322

100 437 205 402,5

400 494,5

Fig. 2.41. Surtension sur le MOSFET en fonction de la résistance en série ajoutée Rsupp expérimental.

En simulation (Fig. 2.42), nous faisons varier la valeur de la capacité de découplage pour

chaque valeur de R

supp

entre 0 et 100mΩ (pour le cas rapide de dI/dt=5.2kA/µs et en prenant en compte

une variation du nombre de condensateurs en parallèle, c’est-à-dire L

dec

et R

dec

variables par rapport à

C

dec

, même si R

dec

est masquée par R

supp

).

Fig. 2.42. Schéma de simulation Simplorer avec une résistance en série Rsupp.

Les résultats de la simulation sont présentés sur la Fig. 2.43. La courbe rouge étant notre

référence (où aucune résistance en série n’est mise), nous constatons un amortissement plus

important dans les cas avec une résistance en série. Le fait d’ajouter une résistance de 100mΩ par

exemple réduit la valeur du condensateur de découplage optimal (les étoiles sur chaque courbe) de

manière considérable.

Cdec=1x47μ

F

Cdec=2x47μ

F

64

Fig. 2.43. Simulation de la Fig. 2.42. Surtension sur le MOSFET en fonction du condensateur de découplage pour différentes valeurs de résistance en série Rsupp (dI/dt=5.2kA/μs).

Pour analyser plus finement l’impact de l’ajout de cette résistance, nous avons fait une

simulation temporelle de la Fig. 2.42 (Cdec=2x47µF) sans la résistance supplémentaire et avec une

résistance supplémentaire de 100mΩ. La Fig. 2.44 montre les tensions sur le MOS pour les deux cas.

La Fig. 2.45 présente les courants dans le condensateur de découplage, ainsi que la valeur efficace.

L’ajout de la résistance amortie le courant et nous avons donc une valeur RMS plus faible par rapport

à la configuration sans résistance supplémentaire. Sachant que les pertes peuvent être calculées par

R x I

RMS

², les pertes dans le premier cas (R

supp

=0 Ω) sont de 22W et dans le deuxième cas (R

supp

=100 mΩ)

de 154W. Ces pertes supplémentaires prévenantes des résistances CMS restent raisonnables car elles

ne sont prises en compte que pendant la commutation de l’interrupteur de puissance (moment où le

condensateur de découplage fourni du courant à la cellule de commutation). Bien évidemment, au vu

des ordres de grandeur des pertes envisagée, la technologie de réalisation en CMS n'est pas utilisable

en fonctionnement réel, et n'a été mise en œuvre qu'en essai monocoup.

Fig. 2.44. Tension sur le MOS de la Fig. 2.42 sans résistance supplémentaire (Rsupp=0Ω, en bleu) et avec résistance supplémentaire (Rsupp=100mΩ, en rouge).

250 300 350 400 450 500 0 100 200 300 400 Δ Vm o s (V) Cdec (uF) Rsupp=0 Rsupp=10mOhm Rsupp=50mOhm Rsupp=100mOhm

65

Fig. 2.45 Courant sur le condensateur de découplage de la Fig. 2.42 sans résistance supplémentaire (Rsupp=0Ω, en bleu) et avec résistance supplémentaire (Rsupp=100mΩ, en rouge).

2.9. Conclusion

Dans ce chapitre nous avons exploré le dimensionnement d'un condensateur de découplage

« optimal ». L’objectif était de définir la valeur spécifique C

dec_opt

, au-delà aucun bénéfice

supplémentaire sur le dépassement de tension ne serait observé en augmentant sa valeur. Pour cette

analyse, un modèle générique prenant en compte des effets parasites a été proposé. Il présente le

grand avantage d’être indépendant de la géométrie du convertisseur. Ensuite, un modèle de

commutation simplifié a été proposé et validé à l'aide de mesures et de simulation temporelle. Une

étude détaillée du comportement de commutation a ensuite été effectuée. Malheureusement, même

si tous les phénomènes peuvent être clairement expliqués, la complexité du circuit équivalent ne

permettait pas de proposer des règles simples de conception issues de l'analyse fréquentielle. Par

conséquent, un processus d'optimisation a été mis en place afin de déterminer numériquement la

valeur optimale de C

dec

. Une étude de sensibilité a ensuite été réalisée, conduisant à la conclusion que

le paramètre le plus déterminant est la résistance série du condensateur de découplage R

dec

, qui peut

être augmentée artificiellement. Le condensateur de découplage n'agissant que sur les hautes

fréquences, son courant efficace est réduit et les pertes dans R

dec

peuvent rester acceptables, même

si elles sont importantes dans les dispositifs de forte puissance. Enfin, une commutation plus rapide

diminue aussi le besoin d'une valeur élevée de condensateur de découplage selon le critère choisi,

mais ce phénomène augmente la valeur absolue de la surtension, et ceci doit être compensé par une

plus forte compacité de l'intégration pour réduire les inductances parasites.

66 2.10. Références bibliographiques

[1] Shift2Rail Project. European Funding for Research & Innovation. Available from:

https://shift2rail.org/

[2] M. Liang, Y. Li, Q. Chen, Y. Lu, H. Yu, T. Q. Zheng, H. Guo, and F. Zhao, “Research on an improved

DC-side snubber for suppressing the turn-off overvoltage and oscillation in high speed SiC MOSFET

application”, 2017 IEEE Energy Conversion Congress and Exposition (ECCE), Cincinnati, OH, 2017,

pp. 1358-1365.

[3] C. MARTIN, “Vers une Méthodologie de Conception des interconnexions pour les dispositifs de

l'Electronique de Puissance”, Thèse de l’Université Joseph Fourier, 2005.

[4] D. Daroui, I. Stevanovic, D. Cottet, J. Ekman, “Bus Bar Simulations Using the PEEC Method”,

International Review of Progress in Applied Computational Electromagnetics ACES 2010, Tampere,

Finland, Apr 21-25 2010, pp. 919-924.

[5] M. Besacier, J.M. Guichon, J.L. Schanen, J. Roudet, "Busbar copper losses computation" The

European Physical Journal Applied Physics, Vol 23 n°1, July 2003, pp 55-62

[6] C. Martin, JL. Schanen, JM. Guichon, R. Pasterczyk, "Analysis of Electromagnetic Coupling and

Current Distribution inside a Power Module " IEEE trans on IAS – July/August 2007, vol. 43, no. 4,

pp 893-901.

[7] Xiao Shan Liu, B Revol, François Costa. “Parasitic elements modeling and experimental

identification in a gan hemt based power module”. 19 ème Colloque International et Exposition

sur la Compatibilité ÉlectroMagnétique (CEM 2018), Jul 2018, Paris, France.

[8] M. Salcone, and J. Bond, “Selecting Film Bus Link Capacitors for High Performance Inverter

Applications”, Electronic Concepts Inc., 2009.

[9] “Application Note AN2011-05 Industrial IGBT Modules Explanation of Technical Information”,

Infineon Technologies AG, Warstein, Germany, November 2015.

[10]Q. Liu, S. Wang, C. Baisden, F. Wang, and D. Boroyevich, “EMI Suppression in Voltage Source

Converters by Utilizing dc-link Decoupling Capacitors”, IEEE Transactions on Power Electronics, pp.

1417 – 1428, August 2007.

[11]Design Considerations for Designing with Cree SiC Modules Part 1. Understanding the Effects of

Parasitic Inductance. Disponible sur:

https://www.wolfspeed.com/power/tools-and-support/application-notes.

[12]C. RIZET, “Amélioration du rendement des alimentations sans interruption”, Chapitre 3, Thèse de

l’Université de Grenoble, 2006.

[13]B. Archambeault, “Effective Power/Ground Plane Decoupling for PCB”, IBM Research Triangle

Park, October 2007.

67

Chapitre 3. Cellule de commutation

complète : l’impact des circuits de

commande

68

Chapitre 3. Cellule de commutation

complète : l’impact des circuits de

commande

Table des matières

3.1. Intérêt de l’étude ... 69

3.2. Représentation d’un convertisseur de puissance : ONIX 671 ... 70

3.2.1. Analyse de l’interaction puissance-commande : les couplages en simulation ... 71

I. Cas 1 : Couplage puissance-puissance ... 71

II. Cas 2 : Couplage puissance-puissance et commande-commande ... 72

III. Cas 3 : Couplage puissance-commande ... 73

3.2.2. L’approche matricielle : cas générale ... 74

I. Mise en parallèle de circuit de puissance ... 74

II. Mise en parallèle de circuit de commande : prise en compte du circuit de grille ... 76

III. Mise en parallèle de circuit de commande : prise en compte d'un émetteur de

commande différent de l'émetteur de puissance ... 79

3.3. Conclusion ... 83

3.4. Références bibliographiques ... 84

69 3.1. Intérêt de l’étude

Dans le chapitre précédent, des possibles améliorations au niveau de l’assemblage des

éléments de puissance ont été analysés (impact des impédances parasites des bus bars de puissance,

choix des condensateurs de découplage, ajout d’une résistance en série pour amortir la tension

commutée) afin d’accroitre les performances, diminuer les coûts et le volume de la structure de

puissance. Cependant, jusqu’à présent un hacheur simple avec un seul semi-conducteur a été

considéré comme cas d’étude. Pour des convertisseurs de moyenne et forte puissance, la mise en

parallèle de semi-conducteurs est nécessaire pour respecter les contraintes technologiques de chaque

composant. Ceci est le cas pour la structure ONIX 671 qui associe 3 IGBTs en parallèle par bras.

L'analyse de l'équilibre dynamique des courants entre les semi-conducteurs est alors capitale. Le

convertisseur ONIX 671 a en effet rencontré des difficultés de répartition de courant dans sa phase de

conception avant cette thèse. Les courbes de simulation illustrant ces déséquilibres de courant parmi

3 IGBTs en parallèle de la phase W (commutation des composants du bas) sont données sur la Fig. 3.1.

Nous nous sommes alors penchés sur les origines possibles de ces déséquilibres dynamiques d'origine

magnétique, en particulier sur les interactions entre le circuit de puissance (les composants, les

câblages et les connectiques) et le circuit de commande.

Fig. 3.1.Schéma électrique des phases W et RC de l’onduleur triphasé ONIX 671 d’Alstom (haut). Simulation de la répartition

Dans le document Conception Tridimensionnelle optimisée d'un convertisseur de traction ferroviaire à base de carbure de silicium (Sic) (Page 57-122)