Chapitre 2. La cellule de commutation
2.4. Analyse temporelle de la surtension du semi-conducteur pour valider le modèle proposé
La Fig. 2.18 illustre la forme d'onde de tension sur le MOSFET du banc expérimental (Fig. 2.4)
pour différentes valeurs du condensateur de découplage. Afin de minimiser l’inductance de la boucle
de commutation, le condensateur est mis le plus proche possible du MOS (sur la Fig. 2.7 le cavalier
mobile du condensateur de découplage est mis au dernier point de fixation comme le montre l’image).
Pour les faibles valeurs, le dépassement de tension est très important, alors que pour de grandes
valeurs de C
dec, le dépassement de tension est limité (comme montré dans l’Eq. 2.10). C
osset C
decgénèrent diverses résonances avec les inductances parasites du circuit. Par conséquent, les fréquences
de résonance peuvent interagir et avoir un impact important sur la forme d'onde V
ds. Nous pouvons
donc avoir un minimum de surtension dû à l’interaction des actions de C
dec, C
osset des fréquences de
résonances mais il est clair que dû à sa forte sensibilité il est difficile d’exploiter ce phénomène pour
les faibles valeurs de C
dec. A partir d’une certaine valeur assez élevée (environ 33nH), il est plus évident
d’identifier le découplage maximal possible et le comportement est plus stable à exploiter par rapport
à l’interaction des résonances pour des faibles valeurs de C
dec.
Fig. 2.18. Mesures de la tension MOSFET du banc expérimental de la Fig. 2.4 pour différentes valeurs de condensateurs de découplage.
Des simulations temporelles dans Pspice® sont utilisées pour évaluer le dépassement de
tension (différence entre la tension crête et la valeur du bus continu, c'est-à-dire la tension MOSFET
en régime permanent à la fin de la commutation) pendant le blocage de l’interrupteur de puissance.
Le schéma de simulation qui correspond au banc expérimental est représenté sur la Fig. 2.19. Pour
rappel, les valeurs des éléments parasites sont obtenues avec une simulation 3D du banc expérimental
de la Fig. 2.4 en utilisant le logiciel Q3D d’Ansys.
En simulation, pour des faibles valeurs de capacité de découplage, 1nF et 2.2nF, le
dépassement de la tension n’est pas atteint à la première oscillation, mais à la seconde, car les
fréquences de résonance de C
osset C
decsont très proches, ce qui provoque une forte interaction entre
les deux (Fig. 2.20). On note ce phénomène dans les mesures de la Fig. 2.18 pour C
dec=10nF, mais
compte tenu de l'extrême sensibilité des résonances aux valeurs des capacités (et notamment C
ossqui
est non linéaire en fonction de la tension), cette propriété n'a pas été observée systématiquement en
manipulations avec toutes les valeurs de capacités comme en simulation.
48
Fig. 2.19. Schéma de simulation Pspice équivalent au banc expérimental.
Fig. 2.20. Résultats de simulation pour Cdec=1 µF (comportement habituel) par rapport à 1nF (interaction entre résonances). Coss = 250 pF.
Pour valider le modèle présenté sur la Fig. 2.15, nous mesurons le dépassement de la tension
(∆V
mos max) sur le banc expérimental ainsi que dans les simulations. La Fig. 2.21 montre l'évolution de
ce dépassement en fonction de la capacité de découplage C
decpour les trois cas : le modèle proposé,
les résultats expérimentaux et les simulations Pspice®. Le dI/dt expérimental a été mesuré (350A/µs)
et injecté sous forme d'approximation linéaire dans le modèle (I
exde la Fig. 2.15). Cette vitesse de
commutation est assez faible comparé à ce qui se pratique classiquement. L’objectif de cette mesure
était uniquement de valider le modèle proposé. Un faible dI/dt a été choisi de façon à éviter des
problèmes expérimentaux (liés aux sondes de mesures). Le modèle n'est en aucun cas limité par de
faibles valeurs du dI/dt.
49
Fig. 2.21. Tension sur le MOSFET en fonction du condensateur de découplage (Cdec). Résultats du modèle (en bleu), mesures expérimentales (en rouge) et simulation Pspice (en orange).
Malgré la différence observable entre les résultats du modèle, l'expérience et la simulation, la
tendance générale est la même : le modèle est ainsi capable de reproduire l'impact d'un changement
de C
dec. Les différences peuvent être expliquées puisque la source actuelle dans le modèle utilise une
rampe linéaire, ce qui n’est pas le cas dans la réalité et dans les simulations Pspice®. Une autre raison
est due à l’inductance du boîtier : même si la mesure de la tension a été effectuée avec soin, en utilisant
un chemin d’inductance très faible pour la sonde de tension, l’inductance parasite du boîtier affecte la
mesure de la tension. Enfin la capacité C
oss, même sous forte tension, n'est pas parfaitement constante.
2.5. Analyse temporelle de la surtension du semi-conducteur pour valider le modèle
proposé (ONIX 671 d’Alstom forte puissance)
Le modèle équivalent au convertisseur de puissance ONIX 671 (Fig. 2.12) est présenté sur la
Fig. 2.22. Pour valider ce modèle expérimentalement, nous avons fait des mesures sur le banc d’essais
présenté sur la Fig. 2.23. L’objectif est ici encore de mesurer le dépassement de tension sur l’IGBT au
blocage pour différentes valeurs de capacité de découplage et différentes vitesses de commutation.
Pour ce banc d’essais, nous avons simplifié l’architecture de puissance originale présentée
précédemment : nous n’utilisons qu’un pack IGBT, le courant commuté est de 1kA et la tension
appliquée au bus continu est de 800V. Un schéma simplifié du circuit de test est présenté sur la Fig.
2.24. Les mesures de tension ont été réalisées sur l’IGBT du haut du pack avec une sonde différentielle
pour des raisons d’accessibilité aux point de mesure dans le montage du banc expérimental.
50
Fig. 2.22. Modèle complet du convertisseur l’ONIX 671.
Fig. 2.23. Banc d'essais de l’ONIX 671 réalisé à Alstom sur le site de Tarbes.
Lf: ESL + inductance parasite du bus bar
Ldec: ESL + inductance parasite du bus bar Lpack: inductance parasite du pack
+ inductance parasite du bus bar
46,9nH 2,2mΩ 13,4nH 2mΩ 376uF 41nH 160uΩ 8nF HT+ Mod1+ HT- Mod1-C1 E2
51
Fig. 2.24. Circuit équivalent simplifié du banc d'essais.
Nous faisons un test monocoup [12] (seulement deux pulses de commutation) pour les
configurations suivantes :
Vitesse de commutation : 5.2kA/µs (condensateurs de découplage : 8x47uF ; 4x47uF ; 2x47uF ;
1x47uF)
Vitesse de commutation : 4.4kA/µs (condensateurs de découplage : 8x47uF ; 4x47uF ; 2x47uF ;
1x47uF)
Vitesse de commutation : 2.5kA/µs (condensateurs de découplage : 8x47uF ; 4x47uF ; 2x47uF ;
1x47uF)
Nous faisons également varier la vitesse de commutation via la résistance de grille R
gqui est
placée sur la carte de distribution. Pour la mesure de tension, nous utilisons une sonde différentielle
de 50 MHz de bande passante ; la mesure de courant est faite avec une sonde Rowgoski (CWT15 bande
passante de 0.1Hz à 16MHz). Les surtensions en fonction de la valeur de la capacité de découplage
sont présentées sur la Fig. 2.25. On note la même tendance que celle observée sur la maquette de
laboratoire. A noter cependant que la variation de la capacité de découplage ici est obtenue par un
changement de quantité de condensateurs de découplage en parallèle : on modifie ainsi l’inductance
et résistance de la boucle de commutation en changeant l'Esl de l'ensemble des condensateurs en
parallèle. Si 𝐶
𝑑𝑒𝑐↗ (plus de condensateurs en parallèle) alors 𝐿
𝑑𝑒𝑐↘. Par conséquent, la surtension
diminue car 𝐿
𝑑𝑒𝑐fait partie de l'inductance de la boucle de commutation. Par ailleurs, l'amortissement
est également impacté via la modification des Esr. Cet effet influence donc la tendance de la courbe et
peut justifier la forme constante pour dI/dt=4.4kA/us.
52
En pratique, il n’est possible d’utiliser que des valeurs multiples de 47µF, et nous utilisons donc
la simulation pour obtenir des résultats avec d’autres valeurs. Le schéma de la Fig. 2.26 est donc utilisé
sur Simplorer d’Ansys et ses résultats sont comparés avec les mesures pour s’assurer que la simulation
présente un bon comportement vis-à-vis du banc d’essais. Le MOS_chip utilisé comme interrupteur de
puissance est configuré selon la datasheet de l’IGBT (Mitsubishi CM1200DC-34S) (son schéma
équivalent et la notice de configuration sont présentés dans l’Annexe B). La vitesse de commutation
est contrôlée en faisant varier la valeur de la résistance de grille R
g.
Fig. 2.26. Schéma équivalent du convertisseur ONIX 671 sur Simplorer.
Nous faisons les simulations pour les mêmes configurations des essais (variation de C
dec, R
dec,
L
decen parallèle et vitesse de commutation) et les résultats sont présentés sur la Fig. 2.27. Il est clair
que nous avons un écart entre la simulation et les mesures, en revanche l’évolution des courbes est
similaire. Cet écart peut être expliqué car les inductances et résistances parasites du modèle sont
calculés via Q3D sans prendre en compte les connections du convertisseur (vis, rondelles, isolants).
Une autre raison est due à l’inductance du boîtier : même si la mesure de la tension a été effectuée
avec soin, en utilisant un chemin d’inductance très faible pour la sonde de tension, l’inductance
parasite du boîtier affecte la mesure de la tension. Ainsi, le modèle proposé (Fig. 2.22) peut être validé
en comparant ses résultats avec ceux issus de la simulation Simplorer.
53
Fig. 2.27. Résultats de simulation sur Simplorer (en bleu) et les mesures du banc d’essais (en rouge) pour trois vitesses de commutation. 0 50 100 150 200 250 300 0 100 200 300 400 Su rte n si o n (V) Cdec (µF)
dI/dt=2,5kA/µs
Mesures Simulations 0 50 100 150 200 250 300 350 0 100 200 300 400 Su rte n si o n (V) Cdec (µF)dI/dt=4,4kA/µs
Mesures Simulations 0 50 100 150 200 250 300 350 400 450 500 0 100 200 300 400 Su rte n si o n (V) Cdec (µF)dI/dt=5,2kA/µs
Mesures Simulations54
Nous reprenons donc le modèle de la Fig. 2.22. La variation de la vitesse de commutation est
faite via la source de courant I
ex. Dans un premier temps, nous gardons une valeur fixe de R
dec(ESR
équivalent+ résistance parasite du bus bar) et L
dec(ESL
équivalent+ inductance parasite du bus bar),
c’est-à-dire, nous gardons le fait d’avoir 8 condensateurs de découplage en parallèle et chacun a toujours
un ESL de 25nH (ESL
équivalent=3.125nH) et un ESR=1mΩ (ESR
équivalent=125µΩ) (Modèle 1, Fig. 2.28). Dans
le modèle de la Fig. 2.22, cela représente la variation de la valeur Cdec uniquement. Ensuite nous
prenons en compte une variation de quantité de condensateurs en parallèle : au lieu d’avoir toujours
8, nous pouvons estimer N condensateurs en parallèle et chacun a un ESL=25nH et un ESR=1mΩ ce qui
nous donne un ESL
équivalent=
25𝑛𝐻𝑁et un ESR
équivalent=
1𝑚Ω𝑁(Modèle 2, Fig. 2.29). Dans le modèle de la Fig.
2.22, cela représente la variation de la valeur de Cdec, d’ESL
équivalentet d’ESR
équivalent.
Fig. 2.28. Schéma du modèle 1 : 8 condensateurs de découplage en parallèle et chacun a toujours un ESL de 25nH (ESLéquivalent=3.125nH) et un ESR=1mΩ (ESRéquivalent=125µΩ).
Fig. 2.29. Schéma du modèle 2 : N condensateurs de découplage en parallèle et chacun a un ESL=25nH et un ESR=1mΩ (ESLéquivalent=25nH/N et ESRéquivalent =1mΩ/N).
La Fig. 2.30 présente la surtension aux bornes de l’IGBT en fonction de la capacité de
découplage qui varie de 10µF jusqu’à 10mF. Pour le cas dI/dt= 2,5kA/µs en simulation Simplorer, quand
C
decvaut 376µF, nous avons une hausse de la courbe qui peut correspondre à l’interaction des circuits
résonants. La courbe Simulation 2 ne prend pas en compte ce point singulier pour avoir plutôt la
tendance ∆V
mos(C
dec).
55
Fig. 2.30. Surtension sur le MOSFET en fonction du condensateur de découplage (modèles et simulation Simplorer).