III.3. Méthodologie de l’étude du couplage entre deux circuits intégrés
III.3.3. Couplage réel entre la victime et le circuit intégré source
Le couplage réel entre le circuit intégré agresseur et le circuit intégré victime est directement déduit de celui obtenu avec la sonde émulatrice. Le mode et les coefficients de couplage sont proches de ceux qui ont été calculés avec la sonde si on positionne le composant agresseur comme on a positionné la SkateProbe.
III.4. Conclusion
L’intégration de plus en plus poussée des circuits a de nombreuses conséquences sur le comportement de ces derniers, en particulier du point de vue de la CEM. Pour y remédier, de nouvelles techniques d'investigation sont nécessaires pour prédire plus rapidement et plus fidèlement la conséquence de cette intégration sur chaque composant. A cet effet, nous proposons une méthodologie permettant de remplacer un agresseur par une sonde émulatrice appelé SkateProbe. A l’aide de cette sonde de champ proche, nous pouvons mesurer l’effet du
rapprochement entre la source et la victime de la perturbation. Nous avons procédé en trois étapes pour illustrer notre méthodologie. Tout d’abord, nous étudions l’émission du circuit intégré source de perturbation. Cette étude comprend la mesure, la modélisation et l’émulation de cette source. Ensuite, nous avons détaillé l’extraction des inductances de rayonnement à partir de l’émission rayonnée champ proche de la victime. L’extraction des inductances de rayonnement débute avec la description du rayonnement d’une ligne de transmission, suivi de l’extraction des inductances à partir d’une cartographie champ proche et s’achève par la description de la conception d’une SkateProbe. Enfin, nous décrivons la méthodologie de l’étude du couplage entre une SkateProbe et un circuit intégré victime. L’étude de ce couplage comprend la mesure et la modélisation. C’est à partir du modèle de couplage que l’on est capable de remonter au couplage réel entre le circuit intégré source et la victime de perturbation. On peut ainsi prédire les conséquences de l’intégration de deux circuits.
III.5. Références
[ADMA04] T. Admassie Aberra, "Topology Preserving Skeletonization of 2D and 3D Binary Images", M. S. Thesis, Technische Universität Kaiserslautern, November 2004.
[BAFF02] S. Baffreau, "Susceptibilité des microcontrôleurs aux agressions électromagnétiques", thèse soutenue à l’INSA de Toulouse, 11 décembre 2003. [BAFF02] S. Baffreau, G. Motet, E. Sicard, "La protection des microcontrôleurs aux
agressions électromagnétiques", CEM EXPO 2002, Paris (France), 2002.
[BAUD98] J. BAUDET, O. Druant, B. Demoulin, "effect of electromagnetic interference of high amplitude on FET-differential amplifier in the frequency range 100 MHz – 1 GHz", Internal symposium on electromagnetic compatibility EMC’98, Roma (Italy),
pp. 213-218, 1998.
[BEND06] S. Bendhia, "De l’Intégrité de Signal à la Compatibilité Electromagnétique", habilitation à diriger des recherches, juillet 2006.
[BOYE07a] A. Boyer, " Méthode de Prédiction de la Compatibilité Electromagnétique des Systèmes en Boîtier", thèse soutenue à l’INSA de Toulouse, 2007.
[BOYE07b] A. Boyer, S. Akue Boulingui, S. Bendhia, E. Sicard, S. Baffreau "A Methodology for Predicting by Near Field Chip to Chip Coupling", EMC Compo 07 Torino, Nov 2007, Italy, pp. 301 – 306.
[BOYE07c] A. Boyer, S. Akue Boulingui, E. Sicard, S. Baffreau, "Méthodologie de Prédiction des Risques d’Interférences dans un Couplage Puce à Puce", 5èmes JFMMA & TELECOM 07, Fès, Maroc, 14 – 16 mars 2007.
[CALV03] S. Calvet, « Contribution à la Réduction de l’Emission Parasite des Micro- contrôleurs en CMOS sub-micronique », thèse présentée à l’INSA de Toulouse, mars 2003.
[CHEN00] C. Xi, "Contribution to Electromagnetic Emission Modeling and Characterization of CMOS Integrated Circuits", thèse présentée à l’INSA de Toulouse, novembre 2000.
[CHEN98] Howard H. Chen, J. Scott Neely, "Interconnect and Circuit Modeling Techniquesfor Full-Chip Power Supply Noise Analysis", IEEE Transactions on Components, Packaging, and Manufacturing Technology – part B, vol. 21, no. 3, August 1998.
[DELO96] Delorme N., Belleville M., Chilo J. "Inductance and capacitance analytic formulas for VLSI interconnects" Electronic letters, vol 32, n°11, pp 996-997, May 1996.
[FEKO] FEKO, EM Software & Systems-S.A. (Pty) Ltd, website: www.feko.info.
[FIORI00] F. Fiori, "Prediction of RF Interference effects in Smart Power Integrated Circuits", IEEE International symposium on EMC, pp. 321-324, 2000.
[ICEM04] IEC 62014-3, "Models of Integrated Circuits for MEI Behavioral Simulation", IEC standard, novembre 2004.
[ICIM1] IEC 62433-4 : (Planned) Conducted immunity modelling (ICIM-CE) [ICIM2] IEC 62433-5 : (Planned) Radiated immunity modelling (ICIM-RE) [IC-EMC] IC-EMC freeware en line sur www.ic-emc.org.
[IEC619a] IEC 61967-4 : Integrated circuits, measurement of electromagnetic emissions, 150 kHz to 1GHz, 1 Ohm/150 Ohm method.
[IEC619b] IEC 61967-3: Measurement of electromagnetic emissions, 150 kHz to 1GHz – surface scan method.
[IEC619c] IEC61967-6 : Integrated circuits - Measurement of electromagnetic emissions, 150 kHz to 1 GHz - Part 6: Measurement of conducted emissions - Magnetic probe method
[KIM02] Yong-Ju Kim, Jae-Kyung Wee, Young-Hee Kim, Seongsoo Lee, "Interconnection parameter extraction of printed circuit board by hybrid measurements of TDR and S-parameter", Electronics letters, vol. 38, issue 17, pp. 969- 970, Aug. 2002.
[OHAR01] M. O’Hara, "EMC at component and PCB level", Newnes Edition, ISBN 0- 7506-3355-7, pp. 99-100, 2001.
[RAMD09] M. Ramdani, E. Sicard, A. Boyer, S. Ben Dhia, J. J. Whalen, T.H. Hubing, M. Coenen, O. Wada, "The Electromagnetic Compatibility of Integrated Circuits — Past, Present, and Future", Electromagnetic Compatibility, IEEE Transactions on Electromagnetic Compatibility, Feb. 2009, pp. 78-100.
[SICA02] E. Sicard, C. Marot, J. Y. Fourniols, M. Ramdani, "Electromagnetic Compatibility of Integrated Circuits", Review of Radio Science 1999-2002, ISBN 0-471-26866-6, W. Ross Stone Editor, chap. 20, pp. 453-472, IEEE Press, 2002.
[WADE91] B. C. Wadell, "Transmission line design handbook", Artech house, ISBN 0-89006-436-9, 1991.
[YOSH05] A. Yoshida, "Package-on-Package Space Savings with Flexibility", Advanced Packaging, August 2005.
[YOSH06] A. Yoshida, J. Taniguchi, K. Murata, "A Study on Package Stacking for Package-on-Package (PoP)", ECTC2006 San Diego, California, 2006.
Chapitre IV : Mise en application de la
SkateProbe : Etude du couplage entre
Ce chapitre est la mise en application directe de la méthodologie développée dans le chapitre 3. Deux cas d’études sont présentés dans ce chapitre. Dans la première partie, la méthodologie s’applique à un transistor en commutation utilisé comme source de perturbation en champ proche. Dans la deuxième partie, cette méthodologie est utilisée pour mettre en évidence des phénomènes d’interférence dans une plateforme téléphonique de troisième génération.