CONTRIBUTION AU DÉVELOPPEMENT DE L’ASIC HARDROC1 33 fonctionnent avec passage de relais mutuel.

Les paragraphes suivants détaillent les différents blocs constitutifs du HaRDROC1.

2.2.2 Électronique analogique

2.2.2.1 Le préamplificateur

Pour la conception de l’électronique d’amplification, il a été considéré que le signal d’entrée en charge est assimilable à un dirac de courant. Les entrées ne possèdent pas de capacité. De cette manière, il est possible de choisir entre un couplage continu et un couplage alternatif. Les impédances d’entrée, comprises entres 50 et 70 Ω, sont faibles afin de maximiser le rapport signal sur bruit et la diaphonie. Le préamplificateur permet de compenser les variations dûes au procédé de fabrication des circuits intégrés ainsi que les différences entre les canaux d’un détecteur. Il permet également d’ajuster le niveau de signal dans le cas des MicroMeGaS. Il est composé d’un préamplificateur commun (préamplificateur de courant super base commune) et d’un miroir de courant variable qui permet d’ajuster le gain avec un facteur qui peut varier de 0 à 4 par pas de 62.5.10−3

(6 bits). Il peut être réglé par configuration externe sur chacune des 64 voies de l’ASIC. Le gain 0 devait correspondre à une déconnexion de l’entrée correspondante mais cette facilité n’est pas fonctionnelle dans cette version du composant.

2.2.2.2 Mise en forme de la voie digitale

Habituellement, la mise en forme est utilisée en partie pour retarder le signal d’un délai fixe, afin de laisser le temps au déclenchement externe de parvenir jusqu’au circuit. Dans le cas du DHCAL, l’ASIC est prévu pour fonctionner avec un déclenchement interne. Il n’y a donc pas besoin de retarder le signal, ce qui permet d’avoir un fonctionnement plus rapide. La mise en forme est utilisée pour réaliser une conversion courant/tension et ce, en améliorant le rapport signal sur bruit.

Elle suit un schéma de type CRRC avec un temps de pic minimum de 15 ns, ce qui correspond à un gain de 3.5 mV/ fC. Le temps de pic est réglable par configuration externe afin de maximiser le rapport signal sur bruit en sortie de la mise en forme. La meilleure configuration correspond à un gain d’environ 1 mV/fC, soit un temps de pic d’environ 20 ns.

Les sorties quittent la zone du substrat dite d’électronique analogique pour arriver dans la partie d’électronique mixte analogique/numérique où elles vont entrer sur les discrimi- nateurs.

2.2.2.3 Mise en forme de la voie analogique

La mise en forme dite « lente » a un temps de pic réglable par configuration externe de 50 à 150 ns, un gain résultant de l’ordre de 50 à 80 mV/ pC selon le temps de mise en forme choisi, et un niveau continu de 1.10 V±1.8 mV. Elle est réalisée selon un schéma de type CRRC2_.

2.2.2.4 Sorties analogiques

Les sorties analogiques sont multiplexées par les signaux des bascules d’un registre à décalage dédié. Son pilotage est effectué de telle manière que deux sorties ne soient jamais

connectées simultanément. Un OTA11 _{est placé en aval qui pilote la ligne à l’extérieur}

du circuit vers un système de digitisation externe. Le registre à décalage est conçu pour fonctionner à une vitesse maximum de 1 MHz, ce qui implique pour ce seul circuit de 64 voies un temps d’accès minimum de 64 µs.

2.2.3 Électronique mixte analogique/numérique

Les problèmes de diaphonie dans les circuits comprenant à la fois de l’électronique analogique et de l’électronique digitale nécessitent de prendre un certain nombre de pré- cautions. Les fabricants de circuits intégrés préconisent de garder une certaine distance entre les deux blocs et de polariser séparément les substrats des parties analogique, numé- rique et mixte. De cette manière, les zones sont isolées par la résistance de substrat qui croit avec la distance. Une attention particulière a été portée à ces problèmes lors de la réalisation du HaRDROC1 et des mesures supplémentaires ont été adoptées : un caisson de type N a été mis autour de la partie numérique et une zone intermédiaire a été ajoutée dite d’électronique mixte qui est polarisée séparément.

Cette section traite des discriminateurs et des latchs qui font suite aux mises en forme rapides.

2.2.3.1 Discrimination du signal

Chaque voie numérique possède deux sous–voies numérotées « 0 » et « 1 » auxquelles sont associés deux discriminateurs. Un discriminateur est un trigger de Schmitt. Il compare la sortie de la mise en forme rapide avec une tension continue. Celle ci est fournie par un DAC12 _{10 bits réglable par configuration externe (son pas est de 2.5 mV et ses résidus de}

±5 mV pour une dynamique de 2.6 V). Deux DACs fixent séparément les 2 seuils communs à toutes les voies.

2.2.3.2 Les latchs

On appelle de manière générale latch une bascule RS13_{. C’est un élément asynchrone, il}

ne possède pas d’entrée d’horloge. La problématique est la suivante : nous avons un signal en sortie d’un discriminateur qui selon la hauteur du signal de sortie de la mise en forme au cours du temps aura une largeur variable d’un évènement à l’autre. Ce signal transitoire peut durer un temps très court et la période du signal d’échantillonnage utilisé pour le stocker dans une mémoire numérique devrait lui être d’au moins deux fois inférieur. Une mémorisation analogique asynchrone permet des temps de réponse bien inférieurs et donc une observabilité accrue. C’est pourquoi ce type de composant a été choisi. Il en faut un par seuil sur l’ensemble des voies.

Le latch que nous désirons devra lorsqu’autorisé par le signal ValEvt passer au niveau logique 1 sur la montée de la sortie du discriminateur (Evt), et être remis à 0 par le signal RazChn. Comme le signal RazChn est généré par la logique numérique, un latch classique nous imposerait de nous affranchir du fait qu’il puisse être actif en même temps que le signal Evt. Un latch à remise à zéro prioritaire a donc été choisi. Quel que soit l’état de ses autres entrées, le latch restera à 0 si le signal RazChn est actif. Le schéma 2.6 présente un

11. Operationnal Transimpedance Amplifier : amplificateur opérationnel transimpédance. 12. Digital to Analog Converter : convertisseur numérique-analogique.

13. bascule RS : bascule Reset Set. Elément unitaire de mémorisation en électronique. Peut être mis alternativement dans les états logiques 1 ou 0 mais prend un état indéterminé lorsque ses deux entrées sont actives en même temps.

2.2 CONTRIBUTION AU DÉVELOPPEMENT DE L’ASIC HARDROC1 35