LA CARTE D’ÉLECTRONIQUE DHCAL1 49 les signaux sur une couche interne Ce via ne traverse pas le plan de masse suivant Le

signal part ensuite vers la couche HAUT, soit directement pour un routage externe vers le composant à travers un autre via borgne, soit par l’intermédiaire d’une autre couche interne à travers un via enterré, dont il sortira plus loin avec un autre via borgne. Le signal traverse donc à ce niveau un plan de masse, mais le via concerné n’a pas de vis à vis avec le précédent et permet une meilleure immunité au bruit avec les deux plans de masse qui occupent l’ensemble de l’espace actif de la carte si l’on considère leur recouvrement.

Plusieurs solutions étaient possibles en ce qui concerne le choix de l’empilage des couches du circuit imprimé. Deux solutions, une 8 couches et une autre 6, ont été étudiées pour le routage des ASICs afin de minimiser l’influence du détecteur sur l’électronique de la carte et la diaphonie entre voies d’entrée. Nous avons souhaité tester les deux en même temps, le circuit a donc été réalisé sur 8 couches, deux des ASICs étant routés sur 8 couches et les deux autres sur 6, un des plans de routage étant laissé vide. Cela a permis de faire des mesures sur le couplage inter–piste (PCB42 _{nu) et sur la diaphonie entre différentes}

entrées des circuits (PCB câblé), les signaux étant amenés depuis les cellules jusqu’aux circuits intégrés soit sur un, soit sur deux plans (cf. figures 2.12 et 2.13). Afin de réaliser

Figure 2.12 – Les 2 possibilités d’empilements pour la carte DHCAL1 : dans la confi- guration 6 couches, toutes les cellules sont routées sur un seul plan contre deux dans la configuration 8 couches. Les codes couleur utilisés sont repris dans la figure 2.13.

les mesures de bruit, une attention particulière a été portée sur les retours de masse. L’installation utilisée est représentée sur la figure 2.14.

Les résultats détaillés des mesures de diaphonie entre des traces parallèles dans dif- férentes configurations sont donnés dans le tableau 2.4. Il y est montré que la diaphonie est très peu différente en fonction de la configuration (6 ou 8 couches) et que l’apport du circuit imprimé à cette diaphonie (0.15 %–0.40 %) est faible et acceptable. La capacité équivalente est évaluée à partir des abaques du constructeur selon la configuration. Dans les deux premières configurations, le rapport entre les diaphonies est à peu près le même que le rapport entre les capacités équivalentes de bruit. Dans la dernière configuration, la valeur de la capacité est difficile a évaluer puisque deux effets se conjuguent, la distance inter–pistes (1 pF/cm) ainsi que la distance de chacune de ces pistes aux plans de masse qui les entourent. La configuration 6 couches pourra être utilisée sainement dans les futures versions des PCB joints au détecteur si cette solution s’avère fiable mécaniquement.

Les schémas suivants montrent la carte DHCAL1 à différentes étapes de son développe- ment : à la sortie du logiciel de CAO43 _{(figure 2.15a), à son retour de chez le fabricant de}

42. Printed Circuit Board : circuit imprimé. 43. Conception Assistée par Ordinateur.

Figure 2.13 – Vue des deux types de routage adoptés pour les ASICs HaRDROC1 dans les configuration 6 et 8 couches. Les codes couleurs utilisés sont les même que sur le schéma 2.12. Sur le schéma de droite, on voit l’ASIC numéro 3 dont les entrées ont été routées sur deux plans différents afin d’améliorer la diaphonie. Les résultats de mesures (cf. 2.4) montrent que ces deux configurations sont très peu différentes au niveau de la diaphonie, qui y est très faible dans les deux cas.

Figure 2.14 – Détail du banc de mesure pour la diaphonie inter–pistes sur la carte DH- CAL1.

2.3 LA CARTE D’ÉLECTRONIQUE DHCAL1 51

configuration épaisseur_(µm) entrées _cellulenode diaphoniemesurée (mV) capacité parasite estimée (fF/cm) 6 couches même couche 600 2–3 6–8 1.5 (0.15 %) 50 8 couches même couche ₈₀₀ 2–3 22–2 3.5 (0.35 %) 120 deux couches 2–7 29–32 4.0 (0.40 %) 120–1000

Table 2.4 – Résultats des mesures de diaphonie entre 2 pistes parallèles (pour part) d’en- trées d’ASICs sur un même PCB pour un échelon de 1V en entrée dans différentes configu- ration. Les chiffres pour les capacités parasites sont donnés par les abaques du constructeur.

PCB (figures 2.15b et 2.15c), une fois câblée (figure 2.15d) et après correction des erreurs de réalisation (figure 2.15e).

2.3.4 Programmation du FPGA

Au vu de l’état d’avancement des développements sur les calorimètres de l’ILC, le microprogramme du composant programmable de la carte DHCAL1 est avant tout un développement prototype. Il a été développé et a évolué en même temps que la définition des contraintes s’est affinée.

Une première version a permis de faire du pas à pas dans l’acquisition, afin de déboguer les ASICs.

Cette version pas à pas finalisée répond également à un besoin ressenti lors des tests réalisés sur les premières versions des calorimètres de CALICE : pouvoir tester avec une acquisition indépendante une carte installée dans le détecteur. Elle sera repérée ultérieu- rement en tant que « Single Slab44 _{DAQ ». Ce système doit être capable de générer des}

séquences de tests de manière autonome afin de pouvoir localiser une source de dysfonc- tionnement dans la carte en question.

Pour la participation a des tests en faisceau, des optimisations ont du y être apportées pour atteindre une vitesse de fonctionnement convenable.

Bien que prototypes, ces développements ont conservé comme ligne directrice de corres- pondre au cadre de fonctionnement de la machine finale afin de mieux définir les contraintes que cela engendre.

2.3.4.1 Architecture globale du microprogramme

En plus des signaux en provenance du détecteur, les ASICs reçoivent depuis l’acqui- sition les signaux qui régissent leur fonctionnement (remise à zéro, horloges système et machine, pilotage des latchs, synchronisation des machines d’état d’acquisition et de lec- ture). L’ensemble des opérations de pilotage et de lecture de la voie d’acquisition numérique sera nommé séquencement.

Comme indiqué en 2.1, il est prévu de mémoriser tous les évènements occurrents pen- dant un train de particules et de lire la mémoire de l’ASIC pendant l’inter–trains. La pulsation de l’alimentation consiste à allumer la partie analogique et les DACs pendant

44. slab : dalle, ensemble double face contenant deux circuits imprimés et les éléments de détection accolés.

(a) Typon de la couche HAUT réalisé sous le logiciel de CAO CADENCE Allegro 15.2

(b) Dessus avant câblage des composants

(c) Dessous avant câblage des composants

(d) Dessus après câblage

(e) Dessus, après correction des erreurs de réalisation

Figure 2.15 – Différentes vues de la carte DHCAL1 au fur et à mesure des étapes de sa réalisation.

2.3 LA CARTE D’ÉLECTRONIQUE DHCAL1 53