Conception d’amplificateur bi-´etage `a faible bruit de phase

Compte tenu des r´esultats exp´erimentaux pr´esent´es dans le paragraphe pr´ec´edent (3.2.1), nous avons d´ecid´e de concevoir et de r´ealiser un amplificateur int´egr´e `a deux ´etages, en utilisant une technologie hybride sur substrat de Duro¨ıd haute fr´equence de permittivit´e εr = 9,6 (εr

´equivalent alumine).

La conception d’un amplificateur bi-´etage est particuli`erement difficile, car bas´ee sur l’opti- misation ou la gestion simultan´ee de trois param`etres : le gain haute fr´equence, la performance en bruit de phase et la stabilit´e du circuit (absence d’oscillations parasites). En ce qui concerne un amplificateur mono-´etage, le crit`ere de stabilit´e pose moins de probl`eme car le seul fait d’uti- liser le composant en ´emetteur commun limite ses potentialit´es d’oscillation sur des r´eflections parasites. Ce n’est plus vrai pour un bi-´etage, qui pr´esente en gamme RF un niveau de gain tr`es ´elev´e qui entraˆınera des probl`emes d’instabilit´e, ne serait ce que par la polarisation. Un fil- trage de l’alimentation sera en premier lieu n´ecessaire pour ´eviter que l’amplificateur consid´er´e n’oscille dans la gamme de fr´equences inf´erieures `a 1 GHz .

3.2. AMPLIFICATEURS FORT GAIN, FAIBLE BRUIT DE PHASE 99 1 10 100 1000 10000 100000 -180 -170 -160 -150 -140 -130 -120 P E

=0 dBm dans les 2 cas

B r u i t d e p h a se r é si d u e l ( d B r a d ² / H z) Fréquence (Hz) Transistor seul

Deux transistors en cascade

Fig. 3.6 – _{Bruit de phase r´esiduel `a f = 3,5 GHz d’un transistor seul et d’une cascade de deux transistors}

avec VC E = 2 V et IC = 20 mA et PE =0 dBm (dans les deux cas)

Nous avons donc recherch´e un compromis entre le gain de l’amplificateur et son bruit de phase, tout en surveillant le param`etre de stabilit´e globale du circuit et en recherchant la pr´esence ´eventuelle de conditions d’oscillation `a des fr´equences diff´erentes de la fr´equence de travail de l’amplificateur. Pour cela, nous avons mod´elis´e le circuit complet, en incluant les acc`es de polarisation et les charges HF pr´esent´ees en entr´ee sortie. Le circuit ´etant un circuit hybride, nous avons aussi mod´elis´e les isolateurs, car ils ne sont 50 Ω que sur une plage r´eduite de fr´equence, pour les inclure dans les simulations de l’oscillateur complet. Pour l’optimisation de cet amplificateur, nous avons simul´e le bruit de phase de l’amplificateur en boucle ouverte grˆace `a la technique quasi-statique. En effet, lors de la conception de cet amplificateur, la technique des sources de bruit non-lin´eaires n’´etait pas encore `a notre disposition, ce mod`ele n’´etant pas encore finalis´e ni test´e. Nous avons donc pr´ef´er´e faire confiance `a un mod`ele finalis´e et qui avait prouv´e son efficacit´e. Nous avons donc simul´e le coefficient de conversion du bruit BF en bruit de phase, comme d´ecrit en 1.4.2. Ceci nous a permis d’avoir une bonne vision du bruit de phase de l’amplificateur et d’un oscillateur ´eventuel.

Nous nous sommes bien sˆur concentr´es sur le but principal qui ´etait d’obtenir assez de gain pour l’application vis´ee, le but `a atteindre ´etait de 9 ou 10 dB, de fa¸con `a avoir une marge de gain de 1 ou 2 dB pour que l’oscillateur fonctionne. La principale difficult´e a ´et´e d’adapter en gain deux transistors n’´etant pas `a la base pr´evus pour les fr´equences de la bande X. En effet, les deux transistors choisis pour cette conception, le BFP620 (TBH SiGe de chez Infineon) et le NE894M13 (TB Si de chez Nec), pr´esentent respectivement un gain puissance de 3 dB et 2 dB

100 CHAPITRE 3. AMPLIFICATEUR FAIBLE BRUIT DE PHASE

sur 50 Ω `a 10 GHz . Ces transistors ont ´et´e choisis parmi une demi-douzaine de composants dont nous disposions. Le choix s’est tout d’abord fait au regard de leur performance en bruit `a la fr´equence consid´er´ee. Le fait d’arriver `a les faire fonctionner `a 10 GHz avec assez de gain a ´et´e le principal challenge. Si cet amplificateur ´etait con¸cu aujourd’hui, nous nous int´eresserions de pr`es au BFP740 de chez Infineon qui pr´esente des performances en bruit similaires au BFP620 mais qui pr´esente aussi beaucoup plus de gain. Dans ce cas-l`a, une optimisation bien plus l´eg`ere aurait seulement ´et´e n´ecessaire.

Il nous fallait donc trouver une technique pour avoir le plus de gain en puissance possible. La m´ethode choisie a ´et´e de mettre en cascade deux transistors mont´es en ´emetteur commun tout en conservant un faible niveau de bruit de phase global, comparable `a celui qui peut ˆetre mesur´e lorsque le transistor est charg´e en HF sur 50 Ω.

Nous avons choisi d’adapter non plus les deux transistors sur 50 Ω `a l’entr´ee et `a la sortie mais seulement `a l’entr´ee pour le premier et `a la sortie pour le second. Une adaptation inter- ´etage a ensuite ´et´e choisie pour obtenir le moins de pertes entre les deux transistors. Ceci pr´esente l’inconv´enient d’entraˆıner des risques d’instabilit´es et implique quelques optimisations suppl´ementaires dont nous parlerons plus loin.

L’optimisation a port´e sur les longueurs de trois ”stubs” situ´es aux entr´ees et sorties du composant. Ces lignes en circuit ouvert modifient l’imp´edance vue par le composant et r´ealisent une adaptation d’entr´ee, de sortie ou d’inter-´etage. Il s’agit donc d’une approche similaire `a celle de l’adaptation d’un amplificateur mono-´etage, `a la diff´erence pr`es que le param`etre optimis´e est avant tout le coefficient de conversion du bruit basse fr´equence (qui est minimis´e) ce qui pose encore le probl`eme du compromis gain/bruit de phase.

Cette optimisation multi-param`etres est d´elicate, et ne peut ˆetre effectu´ee de fa¸con auto- matique (`a cause des probl`emes de convergence et de l’impossibilit´e d’automatiser le crit`ere de stabilit´e). Elle n´ecessite `a elle seule plusieurs jours de diff´erentes simulations. Les probl`emes de stabilit´e sont les plus longs `a r´egler lorsque les longueurs de stubs sont fig´ees pour obtenir le gain souhait´e et que le bruit de phase n’est pas trop d´egrad´e par les diff´erents choix.