wafer pour ne garder que la partie exible. Évidemment, a n d'atteindre des fréquences assez élevées, les épaisseurs de membrane sont ici plus épaisses (autour de 5µm).
Figure 2.3 Coupe transversale (gauche) et photographie (droite) du transducteur exible curviligne développé par ACULAB [22]
Finalement, une équipe hongkongaise [30] a récemment proposé un procédé assez proche du procédé inversé d'ACULAB mais en ajoutant une optimisation de la forme de la cavité. En eet, ils imposent à l'aide d'un re ux thermique sur leur couche sacri cielle une forme concave à la cavité et optimisent ainsi le rendement de la cellule. Ici, une métallisation totale de la membrane est donc envisagée.
D'autres équipes ont consacré leurs travaux à l'étude de la nature de la couche sacri - cielle et de son attaque. Une équipe de l'université de Taïwan [79] a fait le choix d'utiliser le silicium amorphe qui présente une plus grande vitesse et une plus forte sélectivité lors de la gravure. Une équipe espagnole [16] a, quant à elle, proposé une structure tri-couche oxyde- polysilicium cristallin dopé P comme couche sacri cielle. Cette astuce permet d'équilibrer les contraintes : le nitrure de silicium formant la membrane étant contraint en tension autour de 200 MPa, la contrainte du polysilicium de nature compressive (autour de -400 à -500 MPa) permet d'équilibrer les contraintes globales du système. En eet, pour les grandes membranes (>100 µm), le risque de ssures lors de la libération est élevé dû à la libération des contraintes du nitrure et l'intégration de ces couches "tampons" permet de réduire cet eet.
Bien qu'ayant fait l'÷uvre de nombreuses études d'optimisation, le micro-usinage de surface peut présenter certaines di cultés notamment au niveau de sa mise en ÷uvre et au niveau de l'uniformité sur le wafer. C'est pourquoi, depuis un peu moins d'une dizaine d'années, les techniques dites de "wafer-bonding" alliant de l'usinage de volume avec du scellement de wafer ont fait leur apparition.
2.3 cMUT par collage de wafer (wafer-bonding)
Ce procédé, déjà répandu pour beaucoup de fabrications de MEMS, a été initié pour les cMUTS par l'équipe de Khuri-Yakub en 2002 [45]. Cette technologie, basée sur le collage de deux wafers, l'un consacré à la partie immobile du cMUT (électrode inférieure et structure de la cavité) et l'autre à la partie mobile (membrane + électrode supérieure)
rappelle la fabrication des premiers microphones micro-usinés présentée précédemment. Ce procédé se base sur le collage permanent de deux wafers qui peut être de trois types : le collage par fusion, le collage anodique ou collage adhésif, ces trois procédés permettant des collages permanents des deux wafers. Le wafer-bonding a notamment pro té de l'évolution des procédés de micro-usinage de surface. En eet, il se base la plupart du temps sur l'utilisation de wafer SOI (Silicon On Insulator) qui sont des wafers de silicium sur lesquels diérentes couches ont été déposées. Ces couches servent dans le procédé wafer-bonding de couches d'arrêt à la gravure de volume, qui est généralement un procédé DRIE (Deep Reactive-Ion Etching).
Pour illustrer la fabrication par collage de wafer, le premier procédé de wafer-bonding de l'équipe de Stanford est présenté gure 2.4. Tout d'abord, sur un wafer de silicium standard, une première oxydation associée à une photolithographie sont faites a n de dé nir les cavités (2.4(a)). Celles-ci sont suivies par une seconde oxydation permettant de créer une couche d'isolation. En eet, le silicium est un mauvais isolant et pour éviter tout court-circuit, il est nécessaire d'ajouter cette couche. L'étape suivante consiste au collage des deux wafers par fusion ( gure 2.4(c)). Le wafer SOI est ensuite gravé pour obtenir l'épaisseur voulue de la membrane ( gure 2.4(d)). Cette gravure se fait en deux étapes : une gravure de type DRIE pour le silicium puis une gravure humide pour supprimer la couche d'oxyde. Les deux étapes suivantes rappellent le procédé de micro-usinage de surface : elles consistent en la reprise de contact des électrodes inférieures et au dépôt/structuration des électrodes supérieures ( gure 2.4(e)). Finalement, une dernière opération consiste à isoler électriquement chacun des éléments du cMUT par une attaque du silicium ( gure 2.4-(f)). Plusieurs équipes se sont ensuite engagées dans la fabrication de cMUT par wafer- bonding [121, 84, 82, 102]. Les procédés proposés sont alors quelque peu modi és par rapport au procédé original. L'équipe norvégienne NTNU [121] et une équipe canadienne [84, 82] proposent de s'aranchir du wafer SOI et d'utiliser une membrane en nitrure de silicium. Leur choix est motivé par le coût élevé de ce type de wafer et a n d'avoir une plus grande souplesse sur le choix des épaisseurs. D'un autre côté, l'équipe de Stanford a proposé plusieurs évolutions de leur procédé. Leur principale motivation est la diminution de la capacité parasite créée par la couche d'isolation déposée sur la masse. Pour cela, Huang [60] propose de remplacer cette couche par un plot central de SiO2 au fond de la cavité. En plus de la diminution de la capacité parasite, il remarque alors que lorsque la membrane est "posée" sur le plot, la bande passante augmente considérablement. Park [109] propose d'associer un procédé LOCOS ("LOCal Oxydation of Silicon") a n de contrôler l'épaisseur des plots inter-membranes par rapport à la couche d'isolation de la cavité. En eet, il dépose une couche de nitrure sur le fond de la cavité et, grâce à ce procédé, ne fait croître que les plots inter-membranes. Ainsi, la couche d'isolation est de faible épaisseur et la capacité parasite atténuée.
Une dernière proposition orginale sur le procédé wafer-bonding est celle de Zhuang et al. [156]. Ils proposent d'intégrer des tranchées entre les membranes pour pouvoir couler du PDMS. Cela permettrait ainsi d'assouplir le dispositif, toujours dans une démarche de transducteurs curvilignes. Le principe a été testé et validé sur un substrat neutre mais n'a, à ce jour, jamais été présenté dans le cas d'un cMUT.