Caractérisations préliminaires des dispositifs en voie sèche

Afin de vérifier le bon fonctionnement des capteurs à base de nanofils, nous avons réalisé des mesures en cours de fabrication, à la fin du module de métallisation. Dans un premier temps nous avons cherché à savoir si le contact électrique entre les deux plaques était continu et peu résistif. Pour cela nous avons appliqué une tension entre les deux plots reliant un même nanofil d’un dispositif unitaire. Si un courant traverse les nanofils cela signifie qu’il y a effectivement un chemin de conduction continue plot/via/nanofils/via/plot, dans le cas contraire nous pourrons conclure que le chemin électrique est rompu (voir figure III.26). Afin de ne pas endommager les plots de toutes les puces mais d’avoir un échantillon de mesure suffisant, nous avons réalisé les mesures sur 9 des 36 puces disponibles sur un wafer. Lors des mesures nous avons constaté que seuls les motifs unitaires possédant des via 2µm sont fonctionnels. Les motifs unitaires possédant des via de 1µm ne sont pas fonctionnels. La figure III.27 présente un récapitulatif des valeurs de résistance mesurées pour les quatre dispositifs unitaires ayant des vias de 2µm sur les 9 puces mesurées.

Figure III.27 Mesures des résistances des motifs unitaires pour différentes largeurs de nanofils, vue en coupe et schéma des dispositifs

La première conclusion remarquable est le fait qu’il y ait peu de dispersion dans les valeurs des résistances. Nous pouvons en conclure que les ensembles via/nanofils sont morphologiquement semblables d’une puce à l’autre. Les nanofils sur les différentes puces d’une même plaque montrent donc peu de disparité de largeur même pour les plus petits motifs de 50nm de large. Cependant les points représentant les résistances des nanofils les plus étroits sont les plus dispersés on peut donc dire que c’est pour les motifs les plus étroits que la disparité sera la plus grande. Nous remarquons aussi une quasi linéarité entre les résistances des nanofils et leurs largeurs. Cela confirme la bonne fabrication des dispositifs car comme nous l’avons exposé dans le second chapitre de ce manuscrit la résistance d’un matériau et directement proportionnel à sa largeur. En conclusion nous pouvons dire que ces mesures valident la connexion électrique entre la plaque TOP et la plaque BOTTOM pour les via 2µm et montrent que la résistivité des nanofils est bien proportionnelle à leur largeur.

Nous devons maintenant réaliser des tests électriques pour savoir si l’adressage individuel des nanofils de la matrice fonctionne correctement. Pour réaliser ces mesures nous avons alimenté successivement plusieurs lignes et/ou colonnes de nanofils tout en lisant le courant circulant dans le plot de sortie commun à tous les dispositifs. La figure III.28 présente différentes courbes Id=f(Vg) pour des dispositifs avec des nanofils de largeurs différentes.

Figure III.28 Caractéristique Id=f(Vg) pour des nanofils contrôlés par des transistors de lecture de largeurs différentes avec Vd=150mV.

Nous remarquons sur ces mesures une proportionnalité du courant traversant le système nanofil/transistor en fonction de la largeur des nanofils. Nous pouvons expliquer cela par le fait que le courant entrant dans le transistor est proportionnel à la largeur des nanofils comme on a pu le voir avec les mesures des motifs unitaires. Nous remarquons aussi que le comportement électrique de notre système de détection nanofil/transistor se comporte comme un transistor chargé par différentes résistances. Pour confirmer ce comportement électrique nous avons réalisé d’autres mesures. Nous avons décidé de faire varier la tension Vd appliquer entre le plot relié au nanofil et le plot relié à la

Figure III.29 Caractéristique Id=f(Vg) pour différentes tensions Vd appliquées à un motif à 3 nanofils de 100nm de large contrôlé par un transistor de lecture.

Nous pouvons remarquer à l’aide de ces mesures que le courant Id en sortie du transistor de pilotage est quasi proportionnel à la tension Vd. Cela traduit le bon fonctionnement du système nanofils/transistor car on sait que le courant Id traversant un transistor MOSFET est proportionnel à la tension Vd appliquée entre sa source et son drain. On remarque aussi un double seuil sur la caractéristique en courant des dispositifs. Après plusieurs mesures nous pensons que le second seuil est dû à un comportement transistor parasite des nanofils. Pour étudier ce phénomène de double seuil nous avons réalisé des mesures plus poussées sur un dispositif possédant un nanofils de 1µm. Nous avons réalisé des mesures Id=f(Vg) avec des tensions Vd comprises entre -950mV et 950mV pour des tensions Vg allant de -1V à 3V puis de 3V à -1V. La figure III.30 montre les mesures réalisées avec des valeurs de tensions de grille et de drain étendues.

Figure III.29 Caractéristique Id=f(Vg) pour différentes tension Vd appliquée. Nanofils de 1µm de large contrôlé par un transistor de lecture.

Pour vérifier le comportement électrique de nos structures nous avons réalisé quelques simulations simples. Les simulations ne montrent pas le « double seuil » visible sur les mesures. Nous remarquons aussi que des tensions Vd négatives induisent un courant de conduction négatif et que la variation de Vd implique une variation proportionnelle du courant. Ensuite nous pouvons remarquer un effet hystérésis sur nos mesures. En effet la courbe de courant est différente que Vg varie de manière croissante ou décroissante. La simulation ne faisant qu’une résolution mathématique les effets parasites de conduction de nanofils que nous supposons ne seront pas pris en compte, cela peut cependant confirmer le comportement en courant des structures.

On remarque plusieurs choses importantes avec ces mesures préliminaires :

➢ Les motifs avec des vias de 1µm ne sont pas fonctionnels, après analyse nous pensons qu’une sous-gravure de la couche de SIN lors de la fabrication des vias est responsable de ce problème technique.

➢ Tous les motifs unitaires avec des vias 2µm testés sont fonctionnels, cela confirme la bonne fabrication des vias entre la plaque TOP et la plaque BOTTOM ainsi que la bonne réalisation des nanofils de silicium de la plaque TOP.

➢ Il y a peu de disparité entre les valeurs des résistances des nanofils unitaires mesurées sur les différentes puces, les motifs et les vias ont donc une morphologie et une résistivité semblable sur l’ensemble des puces.

➢ Il y a une bonne linéarité dans les résistances unitaires mesurées en fonction des dimensions des nanofils, ceci confirme que la lithographie et la gravure du silicium s’est correctement déroulée même pour les plus petits motifs de 50 nm.

➢ L’adressage individuel des dispositifs fonctionne correctement, le plot de sortie permet de lire le courant traversant le nanofils choisi par l’adressage ligne et colonne.

➢ Il y a un impact des dimensions du nanofils sur le comportement en courant du transistor de sélection ce qui confirme que le comportement de la structure est semblable à un transistor chargé par une résistance. Aussi visible sur les simulations électriques utilisées pour la figure III.30.

➢ Le courant traversant le système nanofils/transistor varie en fonction de la tension de polarisation Vd comme on l’attend pour un transistor chargé par une résistance.