MEA 2
èmeAnnée
Systèmes Logiques - Janvier 2006
Durée 1h30 - Document autorisé : 1 page de notes
Problème 1: Soit la fonction F(a,b,c,d) suivante :
F = d’c’b’a’ + d’c’ba + d’c’ba’ + d’cba’ + dcb’a + dcba + dcba’ + dc’b’a’ + dc'b’a + dc'ba' - Déterminer la base première complète de F par la méthode de Quine Mc Cluskey
- Déterminer cette même base première complète par la méthode des consensus
- Minimiser la fonction F en transformant le problème en un problème de minimisation d’une fonction entière sous contraintes et en appliquant l’algorithme de « Branch & Bound » Problème 2 : A partir d’une bascule D, réaliser :
- une bascule JK - une bascule T
- une bascule D avec remise à zéro (RAZ) et remise à 1 (RAU) synchrone.
- une bascule D avec signal d’inhibition (Inhib)
Problème 3 : Un circuit logique synchronisé par une horloge H, possède une entrée E et deux sorties S1 et S2. Ce circuit doit analyser la parité de mots de 16 bits arrivant en série sur son entrée E (nombre de 1 dans le mot pair ou impair). Lorsqu’un des 15 premiers bits d’un mot est présent sur l’entrée E, on doit avoir S1=S2=0. Lorsque le 16ème bit est présent sur l’entrée E on doit avoir S2=1 et S1=0 ou 1 en fonction du nombre de 1 dans le mot (S1=0 si le nombre de 1 est pair ou nul, S1=1 si le nombre de 1 est impair).
Concevoir ce dispositif sachant qu’il peut être partitionné en 2 machines ; un compteur par 16 et une machine d’état M spécifique. Le compteur par 16 génère une sortie T16 prenant la valeur « 1 » uniquement sur la 16ème combinaison (ou en d’autres termes lorsque le 16ème bit du mot d’entrée E est présent sur la machine M.
La structure du compteur étant supposée connue, on ne réalisera que la machine M (jusqu’à l’obtention de la structure logique). Le choix du type de machine (Moore ou Mealy) est libre mais on tentera d’optimiser au mieux la structure (d’un point de vue nombre de bascules).
H
C
omptT16 E S1
M
S2T.S.V.P.
Problème 4 : Soit un système séquentiel asynchrone disposant de deux entrées E1 et E2 et d’une sortie S répondant au cahier des charges suivant :
E1 et E2 ne peuvent varier simultanément.
Lorsque E2 passe de 0 à 1, si E1 = 1 alors S prend la valeur inverse de celle qu’elle avait précédemment (avant la commutation de E2).
Dans tous les autre cas, S reste inchangé.
- Quel système décrit ce cahier des charges ? - Faire synthèse de ce système asynchrone.