HAL Id: jpa-00249092
https://hal.archives-ouvertes.fr/jpa-00249092
Submitted on 1 Jan 1994
HAL is a multi-disciplinary open access archive for the deposit and dissemination of sci- entific research documents, whether they are pub- lished or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.
L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.
Simulation numérique en électronique de puissance.
Méthode de la topologie variable
D. Matt, F. Prieur, C. Glaize
To cite this version:
D. Matt, F. Prieur, C. Glaize. Simulation numérique en électronique de puissance. Méth- ode de la topologie variable. Journal de Physique III, EDP Sciences, 1994, 4 (1), pp.55-73.
�10.1051/jp3:1994112�. �jpa-00249092�
Classification Physics Abstracts
02.70 02.10 02.60 02.90
Simulation numkrique en klectronique de puissance.
Mkthode de la topologie variable
D. Matt, F. Prieur et C. Glaize
Laboratoire d'Electrotechnique de Montpellier, Universitd Montpellier IL Place Eugbne Bataillon, 34095 Montpellier Cedex 5, France
(Regu le 28 janvier1993, rdvisd le 2 aofit1993, acceptd le 26 octobre 1993)
Rksumd.-L'article prdsente une mdthode de mise
en dquation automatique des circuits de
l'dlectronique de puissance basde sur le concept de la topologie variable. Cette mdthode, dont [es
principes ont fait l'objet de nombreuses publications dans [es anndes 70 [1-4]~ utilise un modme de semi-conducteur parfait se comportant comme un simple interrupteur. La topologie du circuit dvolue au grd des commutations des semi-conducteurs et est de ce fait « variable ». Malgrd ses
nombreux avantages, cette mdthode n'a jamais connu le succks mdritd en raison des nombreuses difficultds [ides h l'dlimination des semi-conducteurs du circuit. L'article prdsentd propose une m£thodologie de mise en Equation entidrement automatique s'appuyant sur une analyse topologique
des circuits. Elle perrnet de s'affranchir de bon nombre des difficultds inhdrentes au concept. Cette mdthodologie appliqude h un simulateur de convertisseurs statiques donne actuellement de trbs bons rdsultats avec un avantage apprdciable tant dans la rapidit£ de calcul que dans la prdcision et fiabilitd des rdsultats obtenus. L~analyse topologique du circuit effectude perrnet de plus la ddtection automatique des ddfauts d'association de sources/charges.
Abstract.-This paper presents an original development of a most efficient model for
representing switches in power electronics simulation. This model, quite simple after all, considers semiconductor components as perfect interruptors, leading to a variable topology analysis of the studied circuit. This circuit then becomes purely passive, the way of connecting passive components among themselves depending on the semiconductors' states for each configuration.
This concept, though it is not new, is rarely used, due to complications it induces for the construction of equations. The approach we presents aims to automatically eliminate this problem and make the most of the interests of the model. New possibilities are offered for perfecting
efficient programs of power electronics simulation.
Notations et abrdviations utilisdes.
R#GLES D'fCRITURE.
Variables I se rapporte h un courant, v h une tension, E est une source de tension (rdelle ou
capacitive), J est une source de courant (rdelle ou inductive), R est une rdsistance, SC est un semi-conducteur.
Indices : E se rapporte h une source de tension ou ~ une capacitd, J h une source de courant
ou une inductance R h une rdsistance, SC h un semi-conducteur.
Sons-indices : a indique qu'ii s'agit d'une grandeur d'arbre, c qu'ii s'agit d'une grandeur du coarbre.
Semi-conducteurs l'indice b signifie bloqud, l'indice p signifie passant.
COURANTS.
i~~ courants des sources de tension de l'arbre.
i~~ courants des sources de tension de coarbre.
ij~ courants des inductances de l'arbre.
ij~ courants dans les inductances du coarbre.
i~~ courants dans les rdsistances de l'arbre.
i~~ courants dans les rdsistances du coarbre.
isc courants dans les semi-conducteurs.
isc~ courants dans les semi-conducteurs bloqu£s.
isc~ courants dons les semi-conducteurs passants.
isc~~ courants dans les semi-conducteurs bloqu£s de l'arbre.
isc~~ courants dans les semi-conducteurs bloquds du coarbre.
isc~~ courants dans les semi-conducteurs passants de l'arbre.
isc~~ courants dans les semi-conducteurs passants du coarbre.
TENSIONS.
v~~ tensions des sources de tension de l'arbre.
v~~ tensions des sources de tension de coarbre.
vj~ tensions aux bornes des inductances de l'arbre.
vj~ tensions aux bornes des inductances du coarbre.
v~~ tensions aux bomes des rdsistances de l'arbre.
v~~ tensions aux bomes des rdsistances du coarbre.
vsc tensions aux bomes des semi-conducteurs.
vsc~ tensions aux bomes des semi-conducteurs bloquds.
vsc~ tensions aux bornes des semi-conducteurs passants.
vsc~~ tensions aux bornes des semi-conducteurs bloquds de l'arbre.
vsc~~ tensions aux bornes des semi-conducteurs bloquds du coarbre.
vsc~~ tensions aux bomes des semi-conducteurs passants de l'arbre.
vsc~~ tensions aux bomes des semi-conducteurs passants du coarbre.
MATRICES.
M matrice des mailles fondamentales.
C matrice des coupures fondamentales.
L Introduction,
L'dtude d'un convertisseur statique se ddcompose grin£ralement en deux dtapes bien
distinctes : Etude de la structure du convertisseur tout d'abord puis dimensionnemeit des
composants actifs et passifs en fonction des contraintes subies. Ces deux aspects dtant largement ddcouplds dans la majoritd des cas, it est souvent fait appel dons un premier temps h des simulateurs dddids spdcifiquement h l'analyse des structures. Dans de tels simulateurs les composants de commutation sont gdndralement mod£lisds de fagon simple (Ron/Roff, circuit ouvert/fermd). Le choix ddlicat des parambtres de simulation (modble, pas de calcul.. ainsi
que la lourdeur d'un schdma complet rendent l'utilisation d'un simulateur gdndraliste (SPICE...) pdnible et fastidieuse pour ce type d'application.
Dans, le cadre de ces simulateurs h vocation «circuit», on distingue deux mdthodes
d'analyse du circuit, l'une dite « h topologie fixe », l'autre dite « h topologie variable ». Cette
demibre mdthode, bien que connue depuis longtemps n'a jamais pu dtre intdgrde dans un
simulateur de structure universel en raison de la difficultd d'extraction des variables courants et tensions des semi-conducteurs. Ces composants dtant en effet dliminds de la mise en Equation,
it se pose le problbme du suivi des variables conditionnant les commutations.
Les mdthodes
« d topologie variable ». De nombreux auteurs ont proposd divers moyens de
contoumer ce problbme. La plus rdpandue est une mdthode dite «avec a priori » ne
considdrant que les diverses configurations viables de la structure et les enchainant selon des
critbres de commutation lids aux courants et tensions dans des composants «tdmoins »
toujours existants dans le circuit rdduit. Cette mdthode prdsente l'inconvdnient de ndcessiter
une analyse prdalable du circuit afin de ddterminer les relations pertinentes conditionnant les
commutations des semi-conducteurs. Certains auteurs ont proposd des mdthodes mixtes
permettant de rdduire la sensibilitd du simulateur au choix des Ron/Roff. Le modble Ron/ct~ [3]
permet de s'affranchir des constantes de temps secondaires lifes aux dtats bloquds des semi- conducteurs sur charge inductive. Sur charge capacitive, le problbme reste entier. Dans le
modble des sources de tensions ajust£es [4] on substitue aux semi-conducteurs passants et
bloquds des sources de tension nulles (dtat ON) ou des sources de tension « ajustdes » h chaque pas de telle manibre que le courant les parcourant soit nut (dtat OFF). La recherche du z£ro de
courant h chaque pas de calcul reste cependant trbs pdnalisante. D'autres Etudes plus rdcentes
font appel h des « matrices de connexion » pour reddfinir les systdmes lindaires attachds h chaque configuration du circuit [5, 6]. Ces mdthodes purement mathdmatiques ne permettent cependant pas une quelconque analyse de viabilitd de la structure dtudide.
Nous exposons dans les lignes qui suivent une mdthodologie de mise en Equation totalement
automatique permettant d'extraire les relations calculant les variables lifes aux semi-
conducteurs. Cette mdthode sans a priori considbre les semi-conducteurs comme dtant
rigoureusement parfaits. Elle s'appuie sur une analyse topologique du circuit permettant de
plus la ddtection systdmatique de tout ddfaut d'association de sources ou de charges.
2. Comparaison topologie Exe. Topologie variable~
2. I PRINCIPES D'ANALYSE.
Topologie fixe. Le modble classiquement utilisd pour la reprdsentation des semi-conduc-
teurs lors de l'dtude de structures est celui de la rdsistance binaire : le semi-conducteur est alors
remplacd selon son dtat de conduction, par une rdsistance de forte (Roff~ au de faible valeur
RordRo#
I ~ i
~°'~~°~
Fig. I. Circuit dquivalent en topologie fixe.
[Equivalent circuit in constant topology.]
(Ron). La mise en Equation du circuit est unique, la topologie du circuit est fixe, seules les matrices rdsistives dvoluent au grd de la commutation des interrupteurs. La figure I illustre ceci dans le cas de la simulation d'un hacheur.
Malgrd son avantage apprdciable de simplicitd, ce modble d'interrupteur prdsente certains
inconvdnients. Le premier de ceux-ci concerne le compromis ndcessaire h faire sur la valeur du rapport Ron/Roff : tandis qu'une bonne reprdsentation des dtats bloquds et passants des semi-
conducteurs justifierait un rapport dlevd (de l'ordre de 108 h 10I~), la stabilitd des mdthodes
d'intdgration numdriques ainsi que la prdcision des calculs matriciels imposent eux, un rapport infdrieur h environ 106 [9]. Cette contrainte affecte la qualitd des rdsultats obtenus, tant
statiques (chutes de tensions aux bomes des semi-conducteurs surestimdes, courants de fuite importants), que dynamiques (apparition de constantes de temps secondaires) comme l'illustre
l'exemple ddveloppd dans le paragraphe suivant. De plus, la totalitd des calculs est effectude en prenant en compte h tout instant le circuit complet alors que trbs souvent seule une partie de ce
circuit est active des calculs inutiles pourraient dtre dvitds.
Topologie variable. La mdthode de la topologie variable considbre les semi-conducteurs
comme des interrupteurs parfaits, assimilables soit h des court-circuits soit h des circuits
ouverts. Pour chaque phase de fonctionnement du convertisseur dtudid nous pouvons dliminer
les interrupteurs en fusionnant les noauds du circuit relatifs aux interrupteurs fermds et en
supprimant les branches formdes par ceux ouverts. Aprbs Elimination des semi-conducteurs un certain nombre de branches du circuit se trouvent dtre en l'air ou court-circuitdes. Il est donc
possible de les supprimer et de simplifier ainsi, parfois grandement, le circuit sur lequel seront effectuds les calculs (circuit rdduit). La topologie du graphe dvoluant au grd des changements
de configuration mbne h une analyse dite h «topologie variable». La figure 2 reprend l'exemple du hacheur et met en Evidence l'existence de trois configurations distinctes : chacune de celles-ci exige un jeu de matrices lui correspondant. Il faut noter que la troisibme
configuration n'exige aucune mise en Equation et aucun calcul : il n'existe plus dans le circuit
Equivalent de maille fermde.
1
~
~ ~
~ ~
Hacheur ddvolteur 3 @ @
Fig. 2. Schdmas dquivalents en topologie variable.
[Equivalent circuits in variable topology.]
2.2 AVANTAGES DE LA TOPOLOGIE VARIABLE. Le grand intdrEt de la mdthode rdside dans le
fait que tous les composants inutiles pendant une phase de fonctionnement, aussi bien les semi- conducteurs que les composants passifs, sont dliminds de la simulation. Ii en rdsulte, en
particulier, que le probldme des constantes de temps « parasites » (erreurs dynamiques)
n'existe plus et qu'ainsi la mdthode d'intdgration et le pas de calcul peuvent dtre choisis avec une grande souplesse. Bien entendu, le volume global de calcul entre chaque commutation
peut dtre notablement diminud, le graphe rdduit pouvant s'avdrer extrdmement simple.
L'dventuelle Elimination de condensateurs ou d'inductances entraine de plus l'abaissement de
l'ordre du systbme d'dquation d'dtat. L'ensemble conduit h une rdduction notable des durdes de simulation. Il est important de prdciser que cette mdthode reste applicable pour tout type de circuit mettant en jeu des composants de commutation ainsi que des dldments passifs et des
sources de tension les associations convertisseur-machines faisant appel h des associations de
ces composants ne font pas exception h la rbgle.
La mdthode de la topologie variable est peu employde parce qu'il faut rdcupdrer les variables perdues qui sont les tensions et les courants relatifs aux semi-conducteurs dliminds. C'est cet aspect du problbme qui reprdsente la partie ddlicate de la mdthode. Nous proposons une
mdthode originate permettant de rdsoudre cette difficultd de fagon tout h fait systdmatique sans apporter un surcroit notable de complexitd.
2.3 COMPARAISON DES DEUX MfTHODES I L'AIDE D'UN EXEMPLE. Nous illustrons sur un
exemple les diffdrences fondamentales existant entre les deux modes d'analyse. Les remarques faites peuvent dtre dtendues sans difficultd sur tout autre exemple. Les conditions de simulation sont identiques pour chacun des deux circuits. En topologie fixe, Ron a dtd fixde h 0,1 n, Roff h 10 kn.
Le rapport supdrieur ou dgal h 50 existant entre la rdsistance de charge (5 n) et les Ron/Roff (0,1n et 10kn) pourrait laisser penser que l'influence du choix des Ron/Roff reste
ndgligeable sur les rdsultats obtenus. On constate en fait (Figs. 3b et 3c) de nettes distorsions
entre les deux simulations. Celles-ci sont de natures diffdrentes :
. erreurs « statiques » sur les tensions dues aux chutes rdsistives dans les semi-conduc-
teurs passant : visibles sur les plateaux de Vcj (I ainsi que sur celui de V~~ (2) ou l'ondulation
de ddcharge de Cl est apparente. Erreurs en courant en raison des fuites dans les semi- conducteurs bloquds (la pente plus forte de I~~ provoque un dcart At au blocage de D3 (3))
. erreurs « dynamiques » en raison de l'apparition de constantes de temfis secondaires
(visibles h la montde et la descente de V~~ (4) et (5)).
300 0 Xz 0 '
11 345 ° loo ps OFF
Rl 5 §
T2 250 ° loo ps OFF
D2
400 VH 0 #
lo pF 0
20nX 0 #
140 0 Hz 0 °
a)
Fig. 3. a) Hacheur h thyristor. b) Simulation en topologie fixe. c) Simulation en topologie variable.
[a) Thyristor Buck-chopper. b) Constant topology simulation results. c) Variable topology simulation results.]
'1 ,' I'",'/-'--'-L,-Q---.-Q.--,,
j
~~
xi
.I ', ,,I, Il. I.,. ,.,I
' t i I
"
,' 1. ..'.. ,,'~ ,,,,l
' J ', ~~
-" ,/ j~
I. _' ,,I. ,l~.I l~, ,'L~."'
I "~ 'i
'"i"' ',' ,' ""
~"
'( '"
.,,]w'-.-I- I-. .."' _'_ 'I I.."' '.
S' ' ,' 'j
," 'i
./-l- --'-, -' I. ".' 'I ". .I
i '
I. .... :...I.. I. ..I....'... .I.
... .I.. .I '.
.I ...I.... I... I....I. ..'.... ,
.i....I ...I I.
..I I... I. I... , i. I... I.
i i i i i j
r
)V~j -50V/&v V~~ -50V/&v IL2.lA/div t=225ps/div) ]
'~. ..
b)
]
--I.---I. .-.I-... I. I-..- [-- ..I.-.- I:.. ].- [..--I --I,.'.','Q,.--.I..--I..-,I,-,,I,,,,I,., ,[.,,
j j j j j j j j j j ,,' j ,, j ; ; j j ;
,,.I- -,.I.,:I-;-I,,,, I,... I,,..I-,-- I-,,, ].-,. ],,,.1,,,,4,,,,1,,'].,[,,,,j,,,,j,,,,j,,,,j,_,,[,
," r j
.I..- -I. I....I- "./,-I ,,I,,,,I,,,,j,,,,I,,,,[
j i i i , ,~ i j j
I. -..I. I- I-.--I.---I-. -.-I..-.I-- -,-I II-.-[ -.-~Z -I--..,I ,,I,,,
~' ," it
11
~",I~~
...l-: '- ~.,fl- I-.--[-,--' ....j,"- --I(-,-[ ---,I.-,.I,l'~ ;.,],,,,I-,-,I
.,-I. --,I-- I,.,,I,,.,I., I.. .~'l,,,,1~;,] '...,l,.,.1,,, ~',..,l.,,,],
,I
,"0 ~o
, ',
.' , ",' '7 ',
L-,1.~'.-l. '- --,'(~.-,] .-l--..1.--.~]L. I.---I -j-.-] -,.,I -.-.I --..I -..'o~-.- -1, .,~~.
l..-. I. I.~~J,$
..$-, I-j.I, j,,.,i,,,,j,(,,j
,,,'___,j _,,,j,,, _j ),, _j,
'
,
'-, J
...I....I.... I.... I.... I....I....I.... I....I....I....I.)..I f...I....I....I....I...,I....I... .:...
...I....I.... I.... I..., I...,I....I.... I...,I.... I....I..)..I)...I....:....I....I... I....I,..
.:...
..,I.,,.I.... I.... I.... I....I....I.... I....I.... I....I..). )....I....I.,..I,,,.I.,,.I....I...,;.
:-50V/diV :-50V/div IL~:lA/div ~i "I" "I""I"''I"''I "'jjo~ji''
...I...,I....I....I....I....I...
...:..
C) Fig. 3 (suite).
Durdes de simulation. Les temps de simulation obtenus sont respectivement de 55 s
(topologie fixe) et 1,7 s (topologie variable) II). Nous reviendrons ultdrieurement sur cet dcart considdrable constatd entre les temps de simulation.
ii) Temps obtenus sur PC486DX 33MHz.
3. Mise en dquation automatique des circuits. Principe retenu~
3. I INTRODUCTION. MEme si le mode de mise en Equation du circuit peut Etre quelconque,
nous prdconisons la mdthode des variables d'dtat qui permet une bonne analyse du comportement de la structure. Pour une meilleure comprdhension du texte, nous rappelons ici les grands principes de l'analyse topologique des circuits, ceux-ci dtant valables aussi bien en
topologie fixe qu'en topologie variable. Le lecteur trouvera dans des ouvrages gdndraux [7, 8], de plus amples renseignements sur la mise en oauvre de cette mdthode.
3.2 EXTRACTION DES VARIABLES D'fTAT DE L'ANALYSE TOPOLOGIQUE. Aprds avoir
substitud aux semi-conducteurs leurs circuits Equivalents approprids (rdsistance h deux dtats, circuit ouvert/circuit fermd...), le rdseau se trouve alors dtre purement passif. Il n'est constitud
que de sources de tension (E), de rdsistances (R), condensateurs (C) et inductances IL). La
plupart des condensateurs et inductances engendrent les variables d'dtat du circuit.
La premibre opdration consiste h extraire du graphe du circuit un arbre (~) h partir du
classement suivant pour les composants E, C, R, L. Cet ordre de prise en compte des
composants permet la ddtermination automatique des variables d'dtat du circuit. Ces notions
£tant abondamment illustrdes par bon nombre d'auteurs ([7] et [8] par exemple), nous ne
revenons pas sur le ddtail de cette dtape.
Le fait que certains condensateurs soient rejetds dans le coarbre (3) signifie que ceux-ci forment des mailles avec des condensateurs et/ou des sources de l'arbre. Its sont donc en
surnombre et leur prise en compte dans le vecteur d'dtat ne se justifie pas. Le raisonnement h
tenir avec les inductances est dual : les inductances de l'arbre n'engendrent donc pas de
variables d'dtat. Une fois cette identification de l'arbre et du coarbre faite, il ne reste plus qu'h dcrire les deux relations de Kirchhoff sous forme matricielle en introduisant les matrices
topologiques des « mailles fondamentales » (M) et des «coupures fondamentales » (C).
Rappelons qu'une maille fondamentale est une maille ne contenant qu'un seul composant du coarbre et autant de composants de l'arbre ndcessaire pour former une maille une coupure
fondamentale n'est constitude que d'un seul composant de l'arbre et d'autant de composants du coarbre qu'il est ndcessaire pour former une coupure du circuit.
C.I=0 M.v=0.
Ainsi construites, les matrices M et C engendrent toutes les Equations topologiques
inddpendantes du rdseau. La mise en Equation se poursuit en explicitant toutes les relations caractdrisant chaque branche loi d'ohm pour les rdsistances et relations diffdrentielles pour les condensateurs et inductances. L'dlimination entre toutes ces relations des grandeurs autres que les tensions aux bornes des condensateurs de l'arbre etles courants dans les inductances du
coarbre, conduit au systbme d'dtat
x'=A.x+B.u y=C.x+D.u
oh x est le vecteur d'dtat, u le vecteur des entrdes et y le vecteur des sorties. A, B, C, D sont les
matrices rdelles du systbme dtudid.
4. Mise en teuvre de la mdthode de la topologie variable.
Principe gdndral de la mdthode proposde. Le principe utilisd consiste en une double mise en
Equation du rdseau. Dans un premier temps, les matrices topologiques du circuit complet sont
(2) Arbre : sous-graphe du rdseau contenant tous [es nteuds sans jamais former de maille fermde.
(3) Coarbre : sous-graphe du circuit compldmentaire h l'arbre.
