Electronique Numérique

(1)

Electronique Numérique

Pr. Aziz Amari [email protected]

Année universitaire 2019-2020

Filière : Sciences Electronique, Informatique et Robotique Séance 5 du Lundi 30 Mars

Licence d’Excellence ^-S4-

Plan du Cours

Ch. I : Fonctions et Opérateurs Logiques Ch. II : Les Circuits Combinatoires

Ch. III : Les Circuits Séquentiels

(2)

Chapitre II :

Les circuits combinatoires

I. Introduction II. Additionneurs

II.1 Demi Additionneur II.2 Additionneur complet

III. Soustracteur IV. Overflow V. Comparateur

VI. Multiplexeur (Mux) / Démultiplexeur (DMux) VII. Décodeurs / Codeurs / Transcodeur

30/03/2020 Cours Electronique Numérique- Pr. A. AMARI 3

I. Introduction

Un circuit combinatoire possède un certain nombre d’entrées et un certain nombre de sorties. Les sorties sont reliées aux entrées par des fonctions logiques. L’aspect temporel n’intervient pas, contrairement aux circuits logiques séquentiels.

L’état de système est donc défini uniquement par la combinaison des variables d’entrées.

 Schéma bloc

E

₁

E

₂

..

E

_n

S

₁

S

₂

..

S

_m

(3)

5

30/03/2020 Cours Electronique Numérique- Pr. A. AMARI

I. Introduction

Ces circuits sont établis à partir d’une opération appelée synthèse combinatoire : C’est la traduction d’une fonction logique, à partir d’un cahier des charges, en un schéma électrique (Logigramme).

Diverses méthodes de synthèse sont possibles ; elles diffèrent par la forme de la fonction utilisée (canonique ou simplifiée), par le type des opérateurs ou des circuits intégrés choisis…

I. Introduction

La méthodologie de synthèse des circuits logiques combinatoires se fait en plusieurs étapes:

 Analyse du cahier des charges ;

 Identification des variables d’entrées et de sorties ;

 Représentation du problème sous forme d’une TV ;

 Ecrire la ou les fonctions logiques de la sortie en fonction des variables d'entrées ;

 Simplifier si possible la ou les fonctions logiques résultantes ; Etablissement de logigramme ;

 Prototypage d’essai et réalisation finale.

(4)

7

II. Additionneurs

- Le demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et B sur un bit.

- A la sortie, on va avoir la somme S et la retenue R (Carry).

- Le demi additionneur ne tient pas compte d’une retenue antérieure.

A B

S R

II.1 Demi-Additionneur

Pour trouver la structure de ce circuit on doit, en premier, dresser sa table de vérité.

 Schéma bloc

A B R S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

 Table de vérité associée :

• En binaire l’addition sur un seul bit se fait de la manière suivante :

Somme : S Retenue : R

B A B A B A S

B A R









. . .

 Equations de sortie :

 Logigramme :

A

B

S

R

0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1 0 II. Additionneurs

II.1 Demi-Additionneur

(5)

9

II. Additionneurs

II.2 Additionneur complet sur 1 bit

• En binaire lorsqu’on fait une addition, il faut toujours tenir compte d’une retenue entrante.

r

_i-1

a _i + b _i

R

_i

S

_i

Retenue entrante

Retenue sortante Somme

• L’additionneur complet ‘un bit’ possède 3 entrées :

– a

_i

: le premier nombre sur un bit ; – b

_i

: le deuxième nombre sur un bit ; – r

_i-1

: le retenue entrante sur un bit.

a

_i

b

_i

r

_i-1

S

_i

R

_i

• Il possède deux sorties : – S

_i

: la somme ;

– R

_i

: la retenue sortante.

II. Additionneurs

II.2 Additionneur complet sur 1 bit

(6)

11

a

_i

b

_i

r

_i-1

R

_i

S

_i

0 0 0 0 0

0 0 1 0 1

 Table de vérité associée :

) .(

) . . .(

.

1 1

1 ¹

i i i i i i

i i i i i i i i

i i i i i i i i i i i

b a r b a R

b a b a r b a R

r b a r b a r b a r b a

R

i i

















 ^

 Equations déduites de la TV :

1

. . . . . .

.





1



1







_i _i _i _ _i _ _i _i _i

i

a b r a b r a b r a b r

S

i i i i i

Somme :

Retenue :

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

II. Additionneurs

) . .

.(

) . .

.(

₁



1



1



₁



_i _i _i _i _ _i _ _i _i

i

a b r b r a b r b r

S

i i i

) .(

)

( 

_₁

 

_₁



_i _i _i _i _i

i

a b r a b r

S

i

1





_i _i _i

i

a b r

S

 Logigramme :

1





_i _i _i

i

a b r

S

)

1

.(

i i i

i i

i

a b r a b

R  

_



a

_i

S

_i

R

_i

b

_i

r

_i-1

Cette structure montre la possibilité de réaliser un additionneur complet à partir de deux demi-additionneurs et d'une porte "OR".

Remarque :

II. Additionneurs

i

b

a 

(7)

13

II. Additionneurs

II.3 Additionneur de deux nombres binaires de n bits

- Un additionneur sur ‘n bits’ est un circuit qui permet de faire l’addition de deux nombres A et B de n bits chacun :

A : ^a

^n-1

^a

^n-2 ^…

^a

²

^a

¹

^a

⁰

B : ^b

^n-1

^b

^n-2 ^…

^b

²

^b

¹

^b

⁰

- En sortie, on va avoir le résultat sur n bits + la retenue  n + 1 bits en sortie.

- Donc au total le circuit, que nous devons probablement utiliser, possède 2n + 1 entrées et n + 1 sorties.

( Il doit tenir compte d’une retenue entrante)

- Avec 2n + 1 entrées on a 2

⁽²ⁿ⁺¹⁾

combinaisons !!!!!!

Comment faire pour représenter la table de vérité ?????

- Il faut trouver une solution plus facile et plus efficace pour concevoir ce circuit !

r

₀

a ₁

b ₁

r₁

s ₁

- Lorsqu’on fait l’addition en binaire, on additionne bit par bit en commençant à partir du poids fiable et à chaque fois on propage la retenue sortante au bit du rang supérieur.

R

_n-1

s

_n-1

s

_n-2

… s

₂

s

1

s

₀

Résultat final

0 a ₀

b ₀

r₀

s ₀

+

… r

₁

… a ₂

… b ₂

…

_r₂

s ₂

r

_n-3

a _n-2

b _n-2

r

_n-2

s _n-2

r

_n-2

a _n-1

b _n-1 R

_n-1

s _n-1

II. Additionneurs

II.3 Additionneur de deux nombres binaires de n bits (a propagation série de la retenue)

(8)

15

a b R R’ S a

₀

b

₀

a b R R’ S a

₁

b

₁

a b R R’ S a

₂

b

₂

a b R R’ S a

_n-1

b

_n-1

S

_n-1

S

₂

S

₁

S

₀

0

Additionneur Complet

1 bit

R

_n-1

…

… Résultat final

A : ^a

^n-1

^a

^n-2 ^…

^a

²

^a

¹

^a

⁰

B : ^b

^n-1

^b

^n-2 ^…

^b

²

^b

¹

^b

⁰

Soit à effectuer la somme de deux nombres binaires A et B tels que:

Alors on peut concevoir le circuit suivant : II. Additionneurs

II.3 Additionneur de deux nombres binaires de n bits

II. Additionneurs

 Exemple :

 Exercice :

II.3 Additionneur de deux nombres binaires de n bits

Le Circuit Intégré (CI) ci après est un exemple d’additionneur sur 4 bits :

(9)

17

1. Additionner les représentations codées BCD pour chaque rang du chiffre décimal.

2. Pour les rangs du nombre dont la somme est < 9 , la réponse est déjà en code BCD, aucune correction n’est nécessaire.

3. Quand la somme dépasse 9, il faut faire une correction en ajoutant un (6)

₁₀

=(0110)

₂

, ceci a pour effet de générer un report ramené au rang supérieur.

 Etapes à suivre pour additionner en code BCD :

II. Additionneurs

II.4 Additionneur B.C.D (

Décimal Codé en Binaire

Electronique Numérique