& DISPOSITIFS A SEUILS

DISPOSITIFS A SEUILS

1 - INVERSEUR CMOS 1.1 Fonction logique Non

a a

0 1 1 0

1.2 Etude expérimentale (voir TP)

On peut réaliser la fonction Non avec une porte Et-Non dont les deux entrées sont réunies :

a b ba.

0 0 1

0 1 1 1 0 1 1 1 0

u_E u_S

&

M

BF

+V

TTL CMOS

1.3 Caractéristique de transfert d'un inverseur CMOS idéal

u_E 0

u_S

V_dd

V_dd V_dd/2

N.B : les circuits logiques CMOS ont une très grande résistance d'entrée, on peut donc admettre que le courant d'entrée est nul.

2 - MONTAGES COMPARATEURS 2.1 Trigger à inverseur CMOS

u

&

u

M

&

1 2

R₁

R₂

A A

u

Les variations de la tension uE (entre 0 et Vdd) provoque un changement d'état des sorties des deux inverseurs à chaque fois que la tension d'entrée de la première porte u_A passe par V_dd/2.

2 1

E 2 S 1

A R R

R R

+

= u + u

u (Théorème de superposition)

La tension de sortie uS "bascule" lorsque uA = Vdd/2 , c'est-à-dire pour la tension uE telle que :

( )

S 2 dd 1 2

2 1

E R

R 2 V R

R

R u

u = + −

Or uS ne peut prendre que deux valeurs (0 et Vdd) ; le système possède donc deux seuils :

pour u_S = 0 V_H =

( )

2 V R

R

R _dd

2 2 1 E1

= + u

pour uS = Vdd VB =

( )

dd 2 1 dd 2

2 1

E2 V

R R 2 V R

R

R + −

= u

Application numérique :

• VDD = +5V ; R1 = 220 kΩ ; R2 = 1 MΩ ;

• On applique à l'entrée du montage une tension triangulaire u_E de période T, variant entre 0 et +5 V.

• VH = 3,05 V et VB = 1,95 V

• à t = 0 ; u_E = 0 et

22 , 1 22 , 0 R

R R

R _S

2 1

E 2 S 1 A

u u

u u = ×

+

= + avec u_S = 0 ou 5 V

• uA = 0 ou 0,9 V donc uA <

2 V_dd

= 2,5 V

La sortie de la première porte est donc au niveau haut (V_dd) et celle de la seconde porte au niveau bas (uS = 0). Le seuil actif est donc VH.

Le premier basculement de la sortie aura donc lieu lorsque uE = VH.

Après commutation uS = Vdd, le seuil change avec la valeur de uS, la commutation suivante aura donc lieu lorsque u_E = V_B et le phénomène se répète périodiquement.

0

T 2T

t(s)

0

t(s) uS

uE +5

(V)

V_H

V_B

t1 t

2

tH

T +5

(V)

caractéristique de transfert

u

VH

E

uS

VB +5

+5 0

N.B. L'hystérésis _dd

2 1 B

H V

R V R V

V= − =

∆ ne dépend que des résistances R1 et R2 et de la tension d'alimentation Vdd.

2.2 Amplificateur opérationnel en saturation (rappels)

uS

ud

E

S

+ _

∞

R₂ R₁

M uE

Ce montage ne possède pas de contre-réaction, l'amplificateur opérationnel fonctionne donc en régime de saturation.

ud > 0 ⇒ uS = +VSAT

ud < 0 ⇒ uS = -VSAT

Basculement de la tension de sortie : u_d = u⁺ - u^- = 0 soit u⁺ = u^-

2 1

E 2 S 1

R R

R R

+

= +

+ u u

u (Théorème de superposition) ; u^- = 0 et ud = u⁺

Le montage bascule donc pour ud = u⁺ = 0 donc pour _S

2 1

E R

R u u =−

Or la tension de sortie u_S ne peut prendre que deux valeurs (±V_SAT), le montage possède donc deux seuils.

pour u_S = + V_{SAT SAT}

1 1 B

E1 V

R V =−R

= u

pour uS = - VSAT SAT

2 1 H

E2 V

R V =+R

= u

Application numérique :

• On applique à l'entrée du montage une tension triangulaire de période T, variant entre -10 V et +15 V.

• R1 = 10 kΩ ; R2 = 33 kΩ ; |VSAT| = 14 V.

• _SAT

2 1

H V

R

V =+ R = +4,24 V et _SAT

2 1

B V

R

V =−R = -4,24 V

• à t = 0 ; u_E = -10 V et

( )

43 330 14 10

R R

R R

2 1

E 2 S 1

d = × ± − <

+

= u + u

u

La tension différentielle u_d est négative, donc u_S = - V_SAT. Le seuil actif est donc V_H. Le premier basculement de uS aura donc lieu lorsque uE = VH

Après commutation uS = +VSAT (+14 V), le seuil change avec la valeur de uS, la commutation suivante aura donc lieu lorsque uE = VB et le phénomène se répète périodiquement.

0 T 2T t(s)

-10

0

t(s) uS

uE +15

(V)

+V

-V_SAT V

SAT H

V_B

t1 t

2

tH

T

caractéristique de transfert

u

VH

E +V_SAT

uS

-V_SAT

+15

-10 V

B 0

Détermination des instants de commutation à la date t = t₁ : 10 4,24

T 50

1

E = t − =

u ⇒ t1 = 0,285 T

à la date t = t₂ : 40 4,24 T

50

2

E =− t + =−

u ⇒ t2 = 0,885 T

durée du niveau haut tH = t2- t1 = 0,6 T rapport cyclique

T tH

r = = 0,6 (ou 60%)

3- MONTAGES MONOSTABLES 3.1 Définition

uE u

MONOSTABLE S

Un montage monostable possède deux états :

• un état stable caractérisé par la valeur V₁ de la tension de sortie u_S, dans lequel il peut rester indéfiniment.

• un état instable caractérisé par une autre valeur V2 de uS de durée fixe To.

Une impulsion de commande fait passer le montage de l'état stable à l'état instable. Le montage revient de lui-même à l'état stable au bout du temps To.

La durée propre T_o ou "période" du monostable est la caractéristique principale de ce montage appelé temporisateur.

3.2 Montage temporisateur à circuits logiques CMOS

Le montage étudié comporte deux portes logiques Ou-Non (CMOS) dont l'une est montée en inverseur. L'impulsion de commande u_E est un signal rectangulaire de faible rapport cyclique.

+V

M

1 2

R

C

u_c

S u _E

E

1 1

DD

u _S

u ₁ u ₂

i

a b ba+

0 0 1 0 1 0 1 0 0 1 1 0

3.3 Etude de l'état stable

A l'état stable, les potentiels n'évoluent plus, la tension uc aux bornes du condensateur est donc constante.

Etat initial (t<0) uE = 0 ; uS = 0 et uc = 0

• fonction Ou-Non 0+0=1 ⇒ u1 = +Vdd

• loi de maille u2 = u1 + uc u2 = u1 = +Vdd

• inverseur logique uS = 0

Donc l'hypothèse de départ correspond bien un état stable.

3.4 Impulsion

A la date t = 0, la tension uE passe brutalement de 0 à +Vdd.

• fonction Ou-Non 1+0=0 ⇒ u1 = 0

La tension aux bornes du condensateur est une fonction continue, uc reste donc nul. La variation brutale du potentiel de la plaque de gauche est transmise intégralement sur l'autre armature.

• loi de maille u₂ = u₁ + u_c = u₁ = 0.

• inverseur logique u_S = +V_dd donc passage de la sortie à l'état haut.

A la date t = 0 + εεεε,

La variation du niveau de sortie u_S ne provoque pas de modification de u₁ :

• fonction Ou-Non 1+1=0 ⇒ u1 = 0

De même le retour de uE à 0 (fin d'impulsion) est sans effet sur u1.

• fonction Ou-Non 0+1=0 ⇒ u1 = 0 3.5 Régime transitoire

+V

R

C

u_c

DD

u₁ u₂

i

La figure précédente représente donc le circuit de charge du condensateur. Alimenté sous la tension constante Vdd, il se charge à travers la résistance R suivant une loi de la forme :

(

)

dd

c V 1 e ^t

u = − ⁻

• loi de maille u₂ = u₁ + u_c = u_c car u₁ = 0

Au cours de la charge du condensateur la tension u2 varie comme uc, elle augmente et atteint le seuil de basculement de l'inverseur logique soit u2 =

2 V_dd

.

• pour u2 = 2 V_dd

, la tension de sortie uS revient à son état stable uS = 0.

Durée propre To

uc =

( )

2 1 V

V_dd ^{To/RC dd}

2 = −e⁻ =

u

T_o = RC ln 2 3.6 Retour à l'état initial

Phase de récupération (t >T_o)

La variation du niveau de sortie u_S provoque une modification de u₁

• fonction Ou-Non 0+0=1 ⇒ u1 = +Vdd

La variation brutale du potentiel de la plaque de gauche du condensateur est transmise intégralement sur l'autre armature :

• à la date t = T_o, Vdd 2

V_dd

c = +

u

+V

R

C

u_c

DD

u₁ u₂

+V_DD i

Le condensateur de décharge entièrement à travers la résistance R :

• _c ^{dd (t To)/RC} 2

V _{− −}

= e

u la tension u_c tend vers 0.

• loi de maille u₂ = u₁ + u_c = V_dd +u_c

La tension u₂ à l'entrée de l'inverseur tend vers V_dd lorsque u_c tend vers 0 : retour à l'état stable initial (u_S = 0).

3.6 Chronogrammes

0

t uE

To 0

t u1

0

t uc

0

t u2

0

t uS

V_dd/2

V_dd/2 3

V_dd/2 V_dd

V_dd V_dd V_dd

V_dd