• Aucun résultat trouvé

Les portes logiques

N/A
N/A
Protected

Academic year: 2022

Partager "Les portes logiques"

Copied!
1
0
0

Texte intégral

(1)

Seconde MPI TP6 fiche de TP

Les portes logiques

1. Introduction aux opérateurs logiques

Consulter le site :

http://www.ac-grenoble.fr/webcurie/pedagogie/physique/mpi/projet/portlog.htm

(lire les § 1,2 et le début du 4)

2. Etude d’un opérateur logique : l’inverseur

a. Schéma

On utilise pour cette étude une petite partie de la maquette ci- contre qui est construite autour d’un hexainverseur (=6 inverseurs )intégré 4049.

Nous allons utiliser un seul inverseur, celui de gauche au bas de la maquette. Noter tout d’abord qu’il est protégé par une résistance de 100 k pour limiter l’intensité qui le traverse (il ne peut dissiper qu’une puissance de 100 mW)

Alimenter la maquette sous une tension

E = 15V (la tension d’alimentation doit être comprise entre 3 et 18 V).

b. Etablissement de la table de vérité b.1. Etude des tensions

Brancher 2 voltmètres pour mesurer les tensions d’entrée U

e

et de sortie U

s

de l’inverseur.

U

e

= 0 (relier l’entrée de l’inverseur à la borne marquée « 0 », U

s

………….

U

e

= E (relier l’entrée de l’inverseur à la borne marquée « 1 », U

s

……….

b.2. Table de vérité

Compléter la table de vérité ci-dessous :

e s

(2)

Seconde MPI TP6 fiche de TP Parmi les fonctions logiques proposées ( OU, NON, ET, …..) , quelle est celle réalisée par l’opérateur que vous venez d’étudier ?………

c. Caractéristique de transfert c.1. Manipulation

Rajouter un générateur de tension réglable (attention aux compatibilités de bornes avec l’alimentation précédente)

Faire vérifier le montage avant de mettre le générateur de tension réglable sous tension.

Faire varier la tension d’entrée U

e

de 0 à E (ne pas dépasser E = 15 V) et relever la tension de sortie U

s

.

c.2. Résultats

Noter les résultats dans un tableau et tracer la courbe U

s

= f (U

e

) Pour quelle valeur de U

e

y a-t-il basculement ?

Visualiser avec une des diodes (protégées par 470  ) l’état de la sortie lorsque U

e

varie.

3. Synthèse

a. Documents possibles à consulter http://mpimichelet.free.fr/portes-logiques.html

http://www.univ-lemans.fr/enseignements/physique/02/electro/portes.html http://ecolemontaigne.fr/enseignements/mpi/exercices/t_plogiq/p_logiq.htm

http://www.ac-

rennes.fr/pedagogie/scphys/respeda/lyceegen/2nde/mpi_html/t_plogiq/p_logiq.htm

http://eduscol.education.

fr/D0030/c0progdf.htm

Progression D – Fonctions logiques et portes logiques - Logique ( voir «un peu de théorie» ).

b. Travail demandé :

Faire une synthèse sur les portes logiques en essayant de définir ce qu’est une porte logique et en intégrant dans le texte que vous rédigerez les mots ou expressions : variable logique – fonction logique – opérateur logique – porte logique - table de vérité.

Le texte sera écrit avec vos propres phrases (donc ne pas recopier des phrases toutes faites). Le texte devra contenir 10 lignes minimum.

A la suite de ce texte vous ferez apparaître les noms et symboles, ainsi que leur table de vérité, des principales portes logiques ( soit 7). Pour cette partie , les éléments graphiques peuvent être importés à partir des documents consultés.

L’ensemble de votre travail ne devra pas dépasser une feuille recto-verso.

Vous l’insérerez dans votre site dans la partie « sciences ».

c. Test

Pour vérifier

….http://www.ac-orleans-tours.fr/physique/espely.htm

(3)

1 2

4 2 3 2 2 2

5 2

7 6 2 14

2

11 2 12 2 13 2

10 2

8 9 2

0 V V+

Seconde MPI TP6 fiche de TP

4. Portes logiques à 2 entrées

a. Présentation des portes logiques de la série CMOS 4000

Les portes logiques de la famille CMOS 4000 sont des circuits intégrés à 14 pattes. Un petit ergot permet un repérage correct des pattes.

Dans toute la famille CMOS 4000, l’alimentation doit être comprise entre 3 et 18 V.

Cette alimentation se fait toujours entre les pattes 7 (0V) et 14 (Vcc).

Le circuit ci-contre comporte 4 portes logiques à 2 entrées et une sortie.

Par exemple, les pattes 12 et 13 constituent les entrées correspondantes à la sortie 11.

b. Objectif

Vous disposez de plusieurs circuits intégrés qui sont des portes logiques appartenant à la famille CMOS 4000.

Ils portent les numéros :

4001 4011 4070 4071 4081

L’objectif de la séance est d’établir leur table de vérité à l’aide du montage décrit ci-dessous et d’identifier chaque porte en comparant sa table de vérité obtenue avec la base de données de la 1ère séance.

c. Montage

Le montage sera alimenté sous une tension de +15 V.

On réservera sur la plaquette d’essai P60 une ligne +15 V et une ligne 0 V.

Chaque entrée sera protégée par une résistance de 100 k.

L’état de la sortie sera donné par une diode protégée par une résistance de 470

.

Exemple pour la porte : entrées 13 et 12 - sortie 11 Ligne + 15 V

1 2

4 2 3 2 2 2

5 2

7 6 2 14

2

11 2 12 2 13 2

10 2

8 9 2

0 V V+

100 k 

100 k 

Ligne 0 V

(4)

Seconde MPI TP6 fiche de TP

Faire vérifier impérativement le montage avant de le mettre sous tension (au risque de détériorer le circuit intégré).

Ensuite, il suffira de changer seulement le circuit intégré, en prenant la précaution de couper l’alimentation lors du changement.

d. Travail écrit demandé

Donner la table de vérité expérimentale pour chaque circuit intégré en indiquant son numéro.

En déduire la fonction logique associée et donner le symbole de la porte correspondante.

5. Association de portes logiques

A partir de la table de vérité de chaque porte logique, établir celle des associations ci-dessous et donner de la fonction logique correspondante

Vérifier chaque résultat en utilisant le logiciel Crocodile Physics .

&

& &

&

&

&

&

&

&

&

1

1 1

1 1

1

1 1

1

1 1

Références

Documents relatifs

Une porte ET est une porte dont la sortie sera active uniquement si les deux entrées sont simultanément actives.. Pour construire cette porte, on va introduire une sorte de

Les 11ouvelles Îllstmctio11s pour l'école élémen- taire pré voie11t au cours moye11 : <<Montages électroniques (réalisations metta11t e11 œuvre transistors,

Chapitre 7: Sécurité des dispositifs électriques .( livre pages 68-77) Les exercices « As-tu compris l’essentiel » de chaque chapitre sont à faire automatiquement sur le cahier

Faire vérifier impérativement le montage avant de le mettre sous tension (au risque de détériorer le circuit intégré). Ensuite, il suffira de changer

Suivre la méthode développée ci-dessus pour donner une formule logique puis un circuit logique correspondant à la fonction XNOR dont la table de vérité est la suivante :.3.

Pour activer Le mode simulation il faut sélectionner la main : dans le menu en haut à gauche (Error! Reference source not found.).. Ce mode permet de vérifier

• Construire un additionneur de deux signaux à deux bits et qui donne le résultat sur trois bits. Attention au problème des retenues. Remarque : on peut coder ainsi dans le dur

Choisir 1 type de fonction logique (ET OU NON XOR…) dans la famille CMOS et TTL ainsi qu'une porte à 1 seuil et une porte TRIGGER de Schmitt Vérifier la disponibilité des 4