Modèle analytique du MESFET AsGa pour simulation de circuits logiques ultra-rapides

HAL Id: jpa-00245704

https://hal.archives-ouvertes.fr/jpa-00245704

Submitted on 1 Jan 1987

HAL is a multi-disciplinary open access

archive for the deposit and dissemination of

sci-entific research documents, whether they are

pub-lished or not. The documents may come from

teaching and research institutions in France or

abroad, or from public or private research centers.

L’archive ouverte pluridisciplinaire HAL, est

destinée au dépôt et à la diffusion de documents

scientifiques de niveau recherche, publiés ou non,

émanant des établissements d’enseignement et de

recherche français ou étrangers, des laboratoires

publics ou privés.

Modèle analytique du MESFET AsGa pour simulation

de circuits logiques ultra-rapides

Laurent Chusseau, P. Crozat, R. Adde

To cite this version:

Modèle

_analytique

du MESFET

AsGa

_pour

simulation de circuits

logiques ultra-rapides

L.

_Chusseau,

P. Crozat et R. Adde

Institut

_{d’Electronique}

_{Fondamentale,}

Laboratoire associé au CNRS UA22, Bâtiment _220, Université

Paris-Sud, 91405

_{Orsay Cedex,}

France

(Reçu

le 23

_{janvier 1987,}

révisé le 6

_{juillet 1987, accepté}

le 6

_{juillet 1987)}

Résumé. 2014

Un modèle de MESFET AsGa est

_développé

_{pour la}

_conception

des circuits

_{logiques picosecondes}

à moyenne et

_grande

_{intégration.}

La formulation des

_paramètres

du modèle est

_optimisée

à _{la fois pour} un bon

comportement

dynamique

des _portes

_logiques

et _pour une

_grande

efficacité en _temps de calcul. Ce modèle est

implanté

sur le macro-simulateur MACPRO

_qui

a _{été conçu pour l’étude des effets de}

_propagation

et de

couplage

dans les circuits

_{intégrés ultrarapides.}

Le modèle est

_présenté

de

_façon

exhaustive et il est

_comparé

à

des mesures

_statiques

_{(caractéristiques}

I-V de transistors

_{hyperfréquence)}

et

_dynamiques

_{(comportement}

en

paramètres S

d’un MESFET

_{hyperfréquence,}

oscillateur en anneau en

_{technologie BFL).}

La dernière

_partie

de l’article étudie l’influence des

_paramètres

_importants

de ce modèle sur le

_régime

transitoire des _portes

logiques

BFL. Abstract. 2014

A model of the GaAs MESFET is

_developped

for the

_design

of

_picosecond

circuits at the MSI or

LSI level. The _parameter

_description

is

_optimized

both for

_dynamic

_response and _computer time

_efficiency.

The model is

_implemented

in the time simulator MACPRO

_designed

for the

_analysis

of

_propagation

and

coupling

effects in very fast

integrated

circuits. The model is

_fully

_presented

and validated

_against

both

experimental

I-V curves and microwave S _parameters measurements of a

_single

_MESFET,

and

_analog

_dynamic

response of a BFL

_ring

oscillator. The influence of the main model parameters on the circuit

_dynamic

_response is discussed

_relatively

to a BFL

_technology.

Classification

Physics

Abstracts

11.30B - 25.70C - 25.60C

Liste

des notations.

₀

transconductance

q = -1.6 x

10-19

C

_charge

élémentaire de l’élec-

w

largeur

de

grille

tron

1 g

longueur

de

grille

E Er, EO

permittivité tron

diélectrique

de

lsg

distance

source-grille

l’AsGa

1 gd

distance

grille-drain

k constante de Boltzman

1 sd

distance source-drain

Nd

dopage

uniforme de la

couche

longueur

moyenne des

métalli-active sations de drain et de source

Vbi = ~s

hauteur de barrière

_Schottky

T

température

,

Vt

tension de seuil Qo

profondeur

effective du canal

V p

=

V b; -

V

t tension de

pincement

pour

un

_dopage

uniforme

Vas

tension drain-source gd conductance de drain

Vgs

tension

_{grille-source}

9c constante décrivant la

conduc-Vga

tension

_grille-drain

tance de drain en fonction de

1 d

courant de canal

Vgs

1 dss

courant de canal à tension

_gril-

Rog

résistance carrée de la

métalli-le-source nulle sation de

grille

03BC0 mobilité en

_champ

faible

fc

facteur de contact

entre p

03C8ss

hauteur de barrière entre

l’AsGa et l’air

Ce travail a été financé en

_partie

_par

_{N facteur d’idéalité}

_{des diodes}

le contrat CNET n° 84 8B 006.

_Schottky

1. Introduction.

Depuis

_le

début

des

années

_1980,

la

_conception

de

circuits

_{intégrés monolithiques}

_{hyperfréquences}

(MMIC)

a conduit au

_{développement}

_{de modèles}

précis

pour le MESFET AsGa

_[1-5].

Pour une telle

application,

les

_performances

en

_temps

calcul du modèle n’ont _{que peu}

_{d’importance puisque}

_les

MMIC ne font intervenir

_{qu’un petit}

_{nombre de} transistors. Par

suite,

les

_expressions

semi-empiri-ques

décrivant,

soit la source de courant interne du MESFET

_AsGa,

soit les

_dépendances

non linéaires des éléments

_parasites,

sont

_{généralement}

complexes

afin de conserver une

_{grande précision}

[6-9].

De tels modèles ne

_peuvent

être utilisés _pour des

applications

de

_type

circuits

_logiques

_{correspondant}

à des niveaux

_{d’intégration}

_moyen

_(MSI)

ou

_grand

(LSI).

De

_plus

_{les programmes de simulation}

_qui

leur

_{correspondent}

et

_qui

_permettent

_{d’effectuer des}

simulations

_harmoniques

ou

_grand

_signal

sont la

plupart

du

_temps

strictement

_privés.

Il faut aussi

souligner

que

l’implantation

d’un modèle MESFET

AsGa dérivé du modèle de Curtice dans un

simula-teur

_{« public »}

comme SPICE est très récente

[10-12].

A

_l’opposé,

des modèles très

_simplifiés

de

MES-FET AsGa existent _{pour la} simulation de circuits

logiques [13].

La

_complexité

usuellement admise

pour les éléments non linéaires est assez

_faible,

moyennant

quoi

la simulation de circuits

_comportant

un

_grand

nombre de

_portes

_logiques

devient

_possible

avec des coûts en

_temps

machine assez faibles.

D’une

_{façon générale}

ces modèles sont une

adapta-tion des

_équations

du JFET silicium et la

_précision

qu’il

est

_possible

d’obtenir est

_trop

faible _pour

évaluer très finement les

_performances

des circuits.

Les

_progrès

_{de rapidité}

et de niveau

_{d’intégration}

des circuits

_logiques

AsGa créent un besoin de

modèles de MESFET

_précis

et

bien

_adaptés

à la

simulation de circuits

_rapides

_complexes.

Un

compromis

s’impose

alors entre une

_{représentation}

du

_comportement

_dynamique

des

_portes

_logiques

la

plus

fidèle

_possible

et un niveau de

_complexité

compatible

avec des

_temps

de calcul assez courts.

Afin d’étudier les

_{perturbations apportées}

_{par la}

propagation,

le

_couplage

entre

_lignes

sur _{la puce,} et

le bruit de commutation dans les circuits

_logiques

AsGa

[14],

nous avons

_développé

un modèle de ce

type.

La

_première

_partie

de

cet

article

_présente

le

modèle dans son ensemble avec les

_équations

des

différents éléments. Des validations

_{expérimentales}

sont

_proposées

_{pour appuyer la formulation de} certains éléments. La seconde

_partie

concerne la

comparaison

entre des simulations et des

_expériences

mettant en

_jeu

le caractère

_dynamique

du modèle

(paramètres S

d’un MESFET

_{hyperfréquence,}

oscil-lateur en

_anneau).

Enfin la dernière

_partie

_propose

une étude de

sensibilité

de la

_réponse

_dynamique

des

portes

logiques

BFL vis-à-vis des

_paramètres

princi-paux du modèle.

2. Le modèle de MESFET AsGa.

2.1

REPRÉSENTATION

ELECTRIQUE DU MESFET AsGa. - La structure d’un MESFET AsGa est donnée en _coupe

_figure

1. Les éléments

_parasites

sont

_{représentés}

_sur

cette _coupe à

l’endroit.

correspondant

à leur localisation

_physique.

Le

tableau 1 résume

_{l’importance}

de chacun d’eux dans le cadre de la simulation des circuits

_intégrés

AsGa

logiques.

Parmi ces

_quinze

_éléments,

six d’entre eux

seulement

_proviennent

du transistor

_intrinsèque

_(la

zone de

_{charge d’espace}

et le

_canal).

Les autres

éléments

sont

liés aux métallisations et aux contacts

électriques

nécessaires aux

interconnexions.

Une

analyse

théorique

du

_dispositif

montre

_que

_chaque

élément issu du transistor

_intrinsèque

a un

comportement

non linéaire _par

_rapport

à deux au

moins des trois tensions internes du FET. Nous

avons choisi des

formulations

_simplifiées

de certains. d’entre eux afin d’assurer

_l’objectif

de faible coût

CPU :

_la,

_{Cgs, Cgd}

et D1 sont effectivement décrits

en utilisant des

_expressions

non linéaires

_simples,

la

résistance de canal

_Ri

sera _pour sa

_part

choisie

constante en fonction de la

_{polarisation.}

Fig.

1. - Vue en _{coupe d’un MESFET AsGa. Les}

élé-ments du FET

_intrinsèque

et

_extrinsèque

sont

localisés

à l’endroit de leur action

_physique.

[Cross-sectionnal

view of a MESFET with recessed _gate. Elements of both intrinsic and extrinsic FET are located within the

_device.]

La

_topologie

du modèle

_{physico-électrique}

équiva-lent est donnée

_figure

2. Les éléments de

_charge

des

portes

BFL et DCFL

_(transistors

montés en source

de

_courant)

voient

_fréquemment

une inversion de

polarité

(Vds 0V)

lorsque

la

_porte

commute. Il

est alors très

_important

de rendre

_compte

_du compor-tement réel de cette

_charge

active

_{(fonctionnement}

en

_inverse)

afin de conserver _{la convergence de la}

Tableau I. -

Importance

et

_origine

_physique

des éléments de la

_figure

1:

_{L’importance}

donnée est relative à la simulation

_temporelle

de circuits

_{logiques ultrarapides.}

_{Les remarques} donnent succinctement

_{l’influence}

de

chaque

élément sur la

_réponse

transitoire des MESFET.

[Importance

and

_{physical origin}

of the elements of

_figure

1. The

_importance

is

_given

_relatively

to ultrafast

logic

circuit simulation. The remarks are related to the element influence on the MESFET

_response.]

choisi est de

_symétriser

totalement le schéma

physi-co-électrique équivalent

du

MESFET,

ce

_qui

fait

jouer

des rôles

_identiques

aux noeuds source et drain du transistor. Cela

_complique

_légèrement

le schéma

électrique

et la

_figure

2 diffère ainsi du schéma

généralement

choisi pour la modélisation de ces

dispositifs

en

_{hyperfréquence.}

Une

_comparaison

directe des éléments entre les différents

_types

de

modèles est

_impossible.

La source de courant interne du modèle

_présenté

possède

une

_dépendance

non linéaire avec les deux

tensions

_Vgs

=

Vg -

VS2

et

_{V cÍ - V’}

_qui

_{représentent}

respectivement

la différence de

_potentiel

aux bornes

de la zone de

_{charge d’espace}

et la différence de

potentiel

interne entre l’extrémité drain et

l’extré-mité source du canal. La

_dépendance

_{1 d}

_{= f(V’gs)}

introduit un

_temps

de

_réponse

à la modification de la forme de la zone de

_{charge d’espace}

à travers la

conjonction

des effets de

_R;,

résistance de canal et de

REVUE DE PHYSIQUE APPLIQUÉE. - T. 22, N° 11, NOVEMBRE 1987

Cgs,

capacité grille

source du FET

_{intrinsèque.}

Les éléments

_capacitifs

non linéaires

_Cgs

et

_Cgd

dépen-dent

_{respectivement}

de

_Vgs

et de

_{(V’d - Vd2)}

alors que le courant des diodes

_Schottky

Dl et D2 est lié à

(V’ -

V’s)

et

_{(Vg -}

_Vd)

_{respectivement.}

La suite du texte discute chacun des éléments du modèle

_{séparément,}

une

_partie

d’entre eux sera

discuté en

_s’appuyant

sur des validations

expérimen-tales concernant trois

_{technologies submicroniques}

différentes

_(voir

Tab.

_II).

Les

_paramètres

relatifs au

NEC388 ont été fournis _par

_Cappy

dans sa thèse

[15].

Le transistor Thomson 1408 a été construit sur une

_{plaquette épitaxiée}

_par

_jet

moléculaire _{alors que}

la

_technologie

utilisée _{pour la réalisation de circuit}

BFL utilise

_{l’implantation ionique.}

2.2 PARAMÈTRES DU TRANSISTOR

INTRINSÈQUE.

2.2.1

_{Caractéristique}

_statique

I V. - La

modélisa-tion de la

_{caractéristique}

_statique

I V fait

_appel

à la

Fig.

2. -

Topologie

symétrisée

du schéma

_équivalent

du MESFET. Les éléments non linéaires sont la source de

courant

_ld,

les

_{capacités grille-source}

_Cgs

et

_grille-drain

Cgd

et les diodes

_Schottky

Dl et D2. Les tensions de commande sont:

_{(V’ -}

_V,2)

et

_{(Vd - V’s)}

_pour

_Id,

(V’ -

Vs2)

pour

_Cgs,

_{(V’ -}

Vd2)

pour

_Cgd,

_{(VI -}

VI) s

pour Dl,

_{(V g -}

Vd)

pour D2.

[Symmetrical

circuit schematic of the

_MESFET.

Non-linear elements are the channel current source

_Id,

_the

gate-source

_Cgs

and

_gate-drain

_Cgd

internal

_{capacitances,}

and the

_Schottky

diodes Dl and D2. Command

_voltages

are :

.

(V’ -

Vs2)

and

(Vd - V’s)

for

Id,

(V’ -

Vs2)

for

_Cgs,

(V’g - Vd2)

for

_Cgd,

_{(V’g - V’s)}

for Dl,

_{(V’g - V’d)}

for

D2.]

théorie uni-dimensionnelle _{du JFET établie par}

Shockley

[16].

Nous avons défini un critère

supplé-mentaire afin de tenir

_compte

de la saturation de vitesse des

_porteurs

_qui

est le

_principal

mode de saturation du courant dans les MESFET submicroni-ques AsGa.

Le

_comportement

du canal sous la

_grille

en

_régime

de saturation de courant

_peut

être

_séparé

en deux

régions

distinctes

_{(Fig. 3) qui}

sont caractérisées de la

façon

suivante en utilisant un modèle de mobilité par

segment :

(i)

Une

_région

validant les

_hypothèses

de

Schoc-kley

où les

_porteurs

_possèdent

la valeur de mobilité

en

_champ

faible _go.

(ii)

Une

_région

où les

_porteurs

ont la vitesse de dérive de saturation.

La

_dépendance

_par

_segment

de la mobilité

_permet

la

_{simplification}

suivante : la vitesse de dérive des

électrons sature

_{[17] lorsqu’ils}

ont été

accélérés

sous une différence de

_potentiel

interne entre source et

drain d’environ

0,4 V.

Ainsi

_l’énergie

_{propre d’un} électron du canal ne

_peut

être inférieure à

_0,4

eV

Tableau II. - Paramètres

technologiques

et

_géométrie

ques des transistors

_{hyperfréquences}

NEC388

e¡

TH1408 utilisés _pour des validations

_{expétimentalei}

du modèle. Les

_{paramètres typiques}

des

_technologiei

BFL

_projetées

et réalisées _par THOMSON DHM

sont aussi donnés.

[Technological

and

_geometrical

_parameters

oi

NEC388 and THOMSON 1408 microwave MES. FETs used for

_model

validation.

_Typical

values oi

THOMSON DHM BFL in the

_dynamic

_{comparisonç,}

are also

_given

for both realized and

_projected

technologies.]

Fig.

3. -

Zone de

_déplétion

sous la

_grille

en

_régime

de saturation. Deux

_régions

sont à

_{distinguer : (I)}

la

_région

validant les

_hypothèses

de

_{Shockley, (II)}

la

_région

où les

porteurs ont la vitesse de dérive de saturation.

[Depleted

region

under the

_gate

in saturation

_regime.

Two different«

_regions

are

_{distinguished : (I)}

the

_Shockley

region,

(II)

the

_region

where carriers _have the saturated drift

_velocity.]

[18].

Cette

condition

_apparaît

très raisonnable dans le cas des

_dispositifs

à

_grille

_courte,

_{1 g}

doit

_cependant

rester suffisamment

_grand

_(lg

>

0,3

)JLm )

_{pour que le}

comportement

balistique

des

_porteurs

reste

négligea-ble.

Avec cette

_hypothèse

la modélisation _que nous

Vds

0,4

V

_{(conditions (b)}

et

_{(c) ci-dessous).}

Dès que la tension interne aux bornes du canal

_dépasse

0,4 V,

le mécanisme de saturation du courant est la saturation de

_mobilité,

sauf si

_{(Vgs -}

_Vt)

_0,4

V

Où:

Vds

représente

la tension d’accélération des

_porteurs

sous le

_canal,

_par

_conséquent

elle inclue la saturation

et sa valeur est le minimum de

_{Vds et de}

_0,4

V

Vt

et

_03B2

suivent exactement la formulation de

Shockley,

ils

_dépendent

de

_façon

_{directe de ao} et de 03BC0

qui

sont deux

_paramètres

difficiles à mesurer

précisément.

(i)

La méthode la

_plus

courante

_{aujourd’hui}

de

fabrication des MESFET utilise

_{l’implantation}

ioni-que ; il en découle que la frontière entre la couche active et le substrat semi-isolant _{n’est pas très bien} définie. Au vu des

_profils

de

_dopages

existant dans la

littérature la

_profondeur

_{de la couche active ao} s’étend

_typiquement

sur une distance de 200

À

conjointement

avec la décroissance du

_dopage.

Cette

incertitude

_peut

être utilisée dans le

_présent

modèle pour

ajuster

la tension

de

seuil en utilisant

l’équa-tion

_(3).

(ii)

Il a _{été montré que la}

mobilité

en

_champ

faible sous la

_grille

des MESFET

_possède

des valeurs nettement

_plus

faibles _{que celles} mesurables _par une

technique

d’effet Hall

_[19].

Dans le cas d’un

MES-FET

_implanté

de

_longueur

de

_grille

1 _03BCm la mobilité

en

_champ

faible a été mesurée dans _{la gamme} 2 000-2 500

cm2/V.

s selon la

_profondeur

considérée

sous la

_grille.

Pour la

_plaquette

_ayant

donné

nais-sance à ce

_dispositif

la mesure de mobilité _par effet

Hall donnait 3 000-4 000

CM 2/V .

s. Cette remarque

car alors une saturation’

_classique

de

_type

JFET existe

_déjà

_{(conditions (d)}

et

_{(e) ci-dessous).}

L’ensemble de la

_{caractéristique}

est décrit _{par les}

5 conditions :

explique

les valeurs de 03BC0 tableau II

qui

sont assez

inhabituelles _{pour de} l’arséniure de

_gallium

massif

[17].

De même que l’incertitude sur _ao, l’incertitude sur _J-Lo

_peut

être mise à

_profit

_pour

_ajuster

la

caractéristique

I V d’un transistor à une mesure.

L’origine physique

de la conductance de drain des MESFET se trouve dans

_{l’injection}

de

_porteurs

dans le substrat semi-isolant

_générée

_{par la}

_composante

perpendiculaire

du

_{champ électrique}

dans le canal.

Puisque

la frontière entre canal et substrat _{n’est pas}

abrupte

dans le

_dispositif

_réel,

cette conductance de drain est extrêmement difficile à modéliser sans

l’aide

_d’analyses

bi-dimensionnelles ou

_{particulaires}

appliquées

à

_chaque

cas de

_profil

de

_dopage.

Nous

avons donc choisi d’utiliser une formule

semi-empi-rique

issue de ces simulations bi-dimensionnelles ou

particulaires

[20-24]

Les

_{équations (1)}

et

₍₂₎

vérifient la continuité de

Id

au _{passage du} fonctionnement en

_régime

non

saturé au fonctionnement en

_régime

saturé.

Cepen-dant la dérivée

_première

de

_Id

ne _{vérifie pas} cette

condition. Dans le cas de la simulation de circuits

logiques

les transistors sont utilisés _{pour leurs}

pro-priétés

de

_commutation,

ainsi les

_parties

les

_plus

importantes

de la

_{caractéristique}

I V sont celles mettant en

_jeu

la saturation et le

_blocage

_que nous

nous sommes attachés à modéliser correctement.

Les

_figures

4 et 5 montrent des

_comparaisons

simulation-mesure de

_{caractéristiques}

1 V relatives

aux transistors

_{hyperfréquences}

dont les

_paramètres

sont donnés tableau II. Dans le cas du

_NEC388,

une

légère

surévaluation du courant drain-source simulé

est

_observable,

cela est

_probablement

la

_conséquence

d’un mauvais choix

_de

_¡.Lo.

Les tensions

_Vgs

et

_Vds

sont internes au

_modèle,

par

conséquent

les chutes de tensions aux bornes des

résistances d’accès

_RS

et

_Rd

font croître la tension

drain-source externe où la saturation du courant

apparaît.

Ce

_phénomène

est très visible sur les

fonction-Fig.

4.

_{- Comparaison}

des

_{caractéristiques}

_Ids(Vgs,

_Vds)

externes _{pour le transistor} NEC388. résultats de

simulation,

... valeurs

expérimentales.

[Static 1 ds (V ds’

V,)

extemal characteristic of the NEC388 microwave MESFET. simulation

_results,

...

ex-perimental

measurements.]

Fig.

5. -

Comparaison

des

_{caractéristiques}

_Ids(Vgs,

_{Vds )}

externes _{pour le transistor TH1408. résultats de}

simulation,

xxx valeurs

_{expérimentales.}

[Static Ids(Vds,

_V,)

extemal characteristic of the TH1408 microwave MESFET. simulation _results, xxx

ex-perimental

measurements.]

nement linéaire au fonctionnement saturé

_apparaît

pour une tension drain-source externe de ~ 1 V.

Dans le cas du MESFET

_TH1408,

la

_comparaison

modèle-expérience

est très satisfaisante

_{(Fig. 5),}

la raison devant être trouvée dans la

_précision

des

informations

concernant _{le processus de} fabrication

technologique.

La seule

_divergence

notable

_apparaît

dans la conductance de drain

_qui

croît avec

_Vgs

dans

le

_modèle,

alors _que les mesures montrent une

décroissance

_lorsque

_{Vgs > -}

_0,5

V. Cet effet observé

_{expérimentalement}

_correspond

au

phéno-mène bien connu de l’influence de la

_température

dans le canal

_qui

croît

_lorsque

les densités de courant.

deviennent

_importantes,

notamment

_près

de

_Idss.

Ces validations

_{expérimentales}

sont l’occasion de

noter _que les discontinuités

du

premier

ordre des

caractéristiques

internes du

modèle

sont très atté-nuées

_lorsque

l’ensemble des éléments

_parasites

est

,pris

en

_compte,

tout

_{particulièrement}

_{les résistances}

d’accès

_(Figs.

4 et

_5).

2.2.2

_Capacités

du transistor

_{intrinsèque.}

- La

dépendance

non linéaire des

_capacités

_{grille-source}

et

_grille-drain

est _{donnée par des}

formulations

analytiques correspondant

aux différentes conditions

physiques

de fonctionnement : le

_régime

avant

pince-ment du

canal,

le

_régime

_après

_pincement

du

canal,

une zone de transition assurant la continuité entre

les

_régimes

_{précédents.}

La modélisation choisie a été

publiée

antérieurement

_[25],

et sa validité a été

prouvée

à _{la fois pour}

_Cgs

et

_Cgd.

Les

_{équations (6)}

et

₍₇₎

décrivent les variations de

_Cgs

en fonction de la

différence de tension

_appliquée

à ses bornes.

Avant

_pincement

du canal

_(Vgs

>

Vt

₊

0,15

V.)

1

Après pincement

du canal

(V’gs

V t - 0,15 V)

D’une

_façon

similaire les variations de

_Cgd

sont

obtenues en utilisant

_{(Vg -}

_Vd2)

comme tension de

commande

_[25].

Dans la zone de transition

_{[Vt -}

_{0,15 V,}

_Vt

+

0,15

V]

la

_capacité

_Cgs

est estimée linéairement

entre les deux valeurs limites obtenues avec

_Vgs

=

Vt + 0,15 V

dans

_{l’équation}

₍₆₎

et

_Vgs

=

Vt -

0,15

V dans

_{l’équation (7).}

La

_figure

6 _propose une

_comparaison

entre les

capacités

_Cgs

modélisée et mesurée

_[15]

dans le cas

du transistor NEC388. L’accord

_apparaît

satisfaisant

particulièrement

si l’on

_prend

soin

_{d’adjoindre}

la

capacité

propre due aux métallisations de

_grille

et de

source

_{Cbs (voir}

_paragraphe

_2.3.2).

Lors de

_l’analyse

_physique

du fonctionnement interne du transistor Shur

_[1]

a

_envisagé

une

_capacité

intrinsèque

entre source et drain

_appelée

«

_capacité

de domaine ». Cet élément trouve son

_origine

dans

Fig.

6.

_{- Dépendance}

non linéaire de

_Cgs

_{pour le}

NEC388. résultats

expérimentaux,

... modèle de

_capacité

pour

Cgs,

--- modèle de

capacité

pour

Cgs

avec la

_capacité

interélectrodes

_ajoutée.

[Capacitance

voltage

dependence

of the NEC388

mic-rowave MESFET.

experimental

results, ...

Cgs

capacitance

model,

---

Cgs

capacitance

model with proper

capacitance

of electrodes

_Cbs

added.]

fort

_champ

_{électrique [26].}

Les nouvelles

_{générations}

de MESFET

_possèdent

des

_{profondeurs typiques}

de couche active très faibles

_qui

réduisent très fortement la formation du domaine Gunn à l’extrémité drain. Ainsi la

_capacité

de domaine

_peut

être

_négligée

comparée

aux

capacités

propres

des métallisations.

2.2.3 La résistance de canal. - En

_régime

de satura-tion le canal

_présente

deux résistances associées

respectivement

à la zone validant les

hypothèses

de

Shockley

(Fig.

3,

zone

I)

et à la zone de saturation

de vitesse

_(Fig.

3,

zone

_II)

_[6].

Du fait de la

satura-tion la

_composante

de Ri

de

la zone II est très

importante

et elle introduit avec

_Cgs

une constante de

_temps

de

_grande

valeur

_qui

_{n’influe pas} sur le

régime

transitoire. La

_composante

de

_R;

issue de la

zone de

Shockley

traduit

conjointement

avec

_Cgs

le

temps

et

_l’énergie

nécessaire à la modification de la

zone

_déplétée

_avant

_d’injecter

de nouveaux

_porteurs

dans la zone de saturation. Cette résistance

_peut

alors être calculée _par

_{[15] :}

Ri =

1

Tension

aux bornes de la zone de

Shockley

.

(8)

De

_façon

évidente

_d’après

_{l’équation}

_(8),

_Ri

est

fonction de la

_{polarisation,}

_cependant

pour des raisons de

_{simplification}

liées à nos

_impératifs

de

faible coût

CPU,

nous l’avons choisie constante: Les MESFET des circuits

_{logiques travaillent}

en

_majorité

en

régime

de

saturation,

aussi la détermination de

R;

est faite en considérant ce mode de

fonctionne-ment

_particulier.

En utilisant notre modélisation de

Id,

il existe une

polarisation

particulière

du transistor

où le canal vérifie

_{intégralement}

les

_hypothèses

de

Shockley

tout en étant

_juste

à la limite de la

saturation. Cette

polarisation

est :

_Vds

=

0,4 V,

V gs -

V

=

0,4

V. Alors

Id

est donnée par

l’équa-tion

₍₁₎

et

_Ri

s’évalue _{par :}

Nous avons montré

_[27]

_par

_comparaison

avec les

calculs

_publiés

_par

_Cappy

_[15]

que cette évaluation

de

_R;

est très raisonnable à la

_polarisation

que nous

considérons. Bien _que nous ne tenions pas

compte

de la variation de

_Ri

en fonction de

_Vgs

et

Vds,

ce

_qui

nécessiterait d’évaluer le recul du

point

de saturation sous la

_{grille, l’équation (9)}

donne des

résultats satisfaisants pour les

_{comportements}

dyna-miques

des MESFET

_{(cf. paragraphe 3)}

et en

parti-culier en ce

_qui

concerne les

_temps

de

_propagation

des oscillateurs en anneau.

2.2.4 Les diodes

_Schottky.

- La simulation

grand

signal

du MESFET

_impose

de

_prendre

en

_compte

les

fuites de courant

_provoquées

_{par le} contact

_Schottky

de

_grille

dès _que

_Vgs

>

0,5

V. Ce cas est très

fréquent

lorsque

l’on

considère

les

_logiques

ultrarapi-des AsGa aussi bien à enrichissement

_{qu’à déplétion.}

Typiquement

les

_logiques

BFL les

_{plus rapides}

utilisent la limitation d’excursion

_{logique provoquée}

par la conduction de la diode

Schottky

grille-source

des transistors d’entrée des

_portes

afin d’accroître la

rapidité.

De même dans le cas de la

logique

DCFL,

le niveau

_logique

haut

_correspond

usuellement à des tensions

_Vgs

de l’ordre de

_{0,8 V}

ce

qui

entraîne une

conduction

_Schottky.

Une

modélisation

_simple

de la conduction

Schot-tky

a été résumée par Sze

[28].

La source de courant

associée à Dl se calcule par :

Une valeur

_typique

de la constante de Richardson

pour l’AsGa est A * =

8,2

AIcm21K2.

L’équation (10)

s’applique

par dualité à D2 en substituant

_Igs

et

Vgs

par

1gd

et

Vgd.

2.3 LES PARAMÈTRES DU TRANSISTOR

EXTRINSÈ-QUE.

2.3.1 Les résistances d’accès. - Des

procédures

expérimentales

existent pour la détermination

hyperfré-quence

[29]

et sont

_appliquées

_{ici pour} le MESFET TH1408. Dans le cas d’une

_{technologie figée,}

des formules

_analytiques

_peuvent

être

données,

nous

avons suivi cette

_approche

_{pour les MESFET de}

circuits

_logiques.

Lorsque

le processus

technologique

est très bien

connu les résistances carré des métallisations ainsi que le facteur de contact associé aux contact ohmi-ques

te

sont

_parfaitement

déterminés. Les

équa-tions

₍₁₁₎

à

₍₁₃₎

_permettent

alors le calcul des résistances d’accès des MESFET _pour

_{chaque jeu}

de

paramètres géométriques

mg

tient

compte

de la résistance distribuée de la

grille,

il fut introduit _{pour la}

_première

_{fois par Wolf}

[30]

et une valeur usuelle est

_mg

= 3

Où

_Roo

est la résistance de couche sous le contact

ohmique,

et

_Ro

est la résistance de couche dans les espaces entre métallisations

2.3.2 Les

_capacités

d’électrodes. - Pour évaluer

les :

capacités

inter-métallisations

nous avons fait

_appel

à _] la théorie des

_lignes

_coplanaires

_{hyperfréquences.}

₁

La

_capacité

entre deux

_{lignes coplanaires}

de lon- 4

gueur w sur un substrat d’AsGa est calculée par

[31]

Où s’ =

1 - s2,

et où le

_rapport

_K(s’)/K(s)

est 1

définit nar 1

(15)

La valeur du

_{paramètre s}

à utiliser pour le calcul 1 de

_Cbd,

_Cbs

et

_Cds

à l’aide des

_{équations (14)}

et

₍₁₅₎

est donnée _{par les}

_expressions

suivantes :

Les

_paramètres

_{géométriques}

_(L,

lsg, lgd,

lsd,

lg)

peuvent

être obtenus par des mesures

_optiques

sur la _puce s’ils ne sont _{pas fournis par le} construc-teur.

"L’obtention de ces

_capacités

_peut

se faire _par des méthodes

_plus

_rigoureuses,

mais aussi

_beaucoup

_plus

coûteuses en

_temps

de

_calcul,

_qui

consistent en une

résolution

_complète

du

_problème

_{électromagnétique}

appliqué

à

_chaque

cas

_particulier

de

_géométrie

_[32].

Notamment

il

_s’agit-là

du

_seul

_moyen satisfaisant de tenir

_compte

de

_{l’épaisseur}

de métallisation des électrodes et en

_particulier

de la

_grille

_pour

_laquelle

le

_type

de

modélisation

_que nous _proposons ne

donnera _{que des résultats}

_approchés.

En

_pratique

l’ordre de

_grandeur

des

_capacités

_{donné par}

l’équa-tion

₍₁₄₎

est

_raisonnable,

une modélisation

_poussée

n’apporterait

que des corrections du second ordre

sur les

_{comportements}

_dynamiques

des MESFET.

3.

_Comparaisons

mettant en oeuvre des

comporte-ments

_dynamiques.

Le

_comportement

_dynamique

des MESFET est

estimé en

_régime

_petit

_signal

à l’aide de mesures de

paramètres S

hyperfréquence.

Aussi avons-nous

comparé

les

_{paramètres S}

mesurés et simulés _{pour le}

MESFET TH1408 à la

_polarisation

_Vd,

= 3

V,

Vgs

= - 1 V et dans la bande de

_fréquence

2-18 GHz. Ce

_type

de

_comparaison

est très sévère pour un modèle

_{analytique simple}

voué à la

simula-tion de circuits

_logiques,

en aucun cas les résultats

obtenus ne

_peuvent

être

_comparés

à ceux

_produits

par des modélisations

_{hyperfréquences}

fittées.

Cependant

ce test est un excellent _{moyen de} montrer la cohérence

_globale

des éléments. Les

_{paramètres S}

Ie transmission

_S21

et

_S12

sont

_{représentés}

sur la

partie supérieure

de la

_figure

7. Il

_apparaît

_que les

phases

déduites du modèle sont _{bonnes alors que} les

nodules sont surévalués dans les deux cas.

_S21

est

:rop fort à cause de la différence entre la

transcon-luctance mesurée en

_régime

_statique

et celle accessi-ble à

_travers

des

_{paramètres S}

_{hyperfréquences.}

La

"urévaluation de

_S12

est _{due pour} sa

_part

à une

mprécision

dans l’évaluation de

_Cd

en utilisant le

nodèle donné en

_[25].

Le

_paramètre

de réflexion

S11

montre un accord excellent avec la mesure, ce

qui

corrobore une très bonne modélisation de .’entrée du MESFET

_(Cgs,

_Ri).

La différence

maxi-num observable sur

_S22

concerne une rotation de

phase

trop

importante probablement

due à la suresti-nation de

_Cgd..

Fig.

7. - Paramètres S du transistor TH1408 à la

polarisa-tion

_Vds

= 3 V,

Vgs = -1

V.

_présent

modèle, DDD et x x x sont les

_points

de mesure des

_paramètres

de

transmission

_{(S21, S12)}

et de réflexion

_{(Sll, S22)}

respective-ment. Pour une

_{plus grande}

lisibilité un facteur d’échelle

de 2 est

_appliqué

à

_S12

et un facteur de 1/2 à

_521.

[S

parameters of TH1408 at bias

_Vd,

= 3 V,

Vgs = -1

V. this _model, DDD and xxx are measurement

points

of transmitted _parameters

_{(S21, S12)}

and reflected

parameters

(Sll, S22) respectively.

For convenience

_S21

is scaled

_by

a factor 2 and

_{S12 by}

a factor

_0.5.]

niveau

_{d’intégration}

est un excellent véhicule de test

pour montrer la cohérence

_globale

d’un modèle. Un

circuit

_classique

d’évaluation des

_performances

d’une

technologie

est l’oscillateur en anneau. De tels

oscillateurs à 55

_étages

ont été réalisés à Thomson

Semiconducteurs DHM/DAG en utilisant une

logi-que BFL

implantée

de

longueur

de

grille

1 03BCm

(voir

les

_paramètres

Tab.

_II).

Un

_temps

de

_propagation

moyen par

porte

logique

de 120 ps et une

excursion

logique

de 1 V ont été mesurés avec un choix de tensions d’alimentation de +

2,5/- 2,5

V. La simula-tion d’un oscillateur en anneau à 5

_{étages employant}

les même

_paramètres

_{technologiques}

est donnée

figure

8. Nous avons tenu

_compte

dans cet

_exemple

des

_{perturbations}

introduites _{par les}

_lignes

_de

propa-gation

entre

_portes,

ceci étant connu comme une

source de

_{divergence possible [33].}

Dans ce cadre la

simulation donne aussi une excursion

_logique

de 1 V

avec un

_temps

de

_propagation

_par

_porte

élémentaire

de 125 ps, soit un écart de 4 % seulement avec la

mesure. Cet excellent accord _prouve la bonne

adé-quation

du modèle à la simulation de circuits

logi-ques

complexes

et

_rapides.

Ce

_paragraphe

donne les

_performances

en

_temps

calcul mesurées sur un ordinateur IBM 3081 afin de

montrer la

_capacité

du modèle à simuler des circuits MSI voire LSI. Le calcul d’un MESFET élémentaire

par pas de calcul du simulateur

temporel

est de ~ 100

03BCs. Avec le simulateur

temporel

MACPRO

Fig.

8. -

Simulation d’un oscillateur en anneau à

5

_étages.

Le _temps de

_propagation

_par porte est _{de 125 ps}

dans la simulation alors

_qu’il

est _{de 120 ps dans la} mesures

des oscillateurs en anneau à 55

_étages.

[BFL

5-stage

ring

oscillator simulation. The

_propagation

delay

time of 125 ps per gate found in this simulation has

to be

_compared

to _{the average 120 ps found in}

exper-imental realizations of

_{55-stage ring}

_{oscillators.]}

[34]

le coût attendu _{pour le} calcul d’un circuit MSI

de 100

_portes

BFL est de 180 s sur 5 000 _{pas de}

calcul. L’estimation

_précédente

_{n’inclue pas les}

effets

propres à la latence

qui

sont traités dans le

simulateur,

et

_qui

réduiraient d’un facteur au moins

2 le coût

_précédent

suivant le nombre de

_portes

logiques

inactives à

_chaque

_{pas de calcul.}

4. Influence des

_paramètres

du modèle sur la

_réponse

dynamique

des

portes

BFL.

Le _{modèle que} nous avons

_développé

a été utilisé pour simuler des

portes

logiques

BFL

_{correspondant}

à une

_{technologie projetée}

_{par Thomson-DHM}

_(voir

Tab.II).

Ces

_{caractéristiques principales}

sont les

suivantes.

i)

La

_grille

_{submicronique (0,6 03BCm)}

est

_déposée

après

creusement de 600

A

de la couche active afin d’obtenir la tension de seuil choisie

_(Vt

_{= - 1,2}

_V)

tout en conservant des résistances d’accès à une

faible valeur.

ii)

Deux diodes

_Schottky

seulement sont

_utilisées

dans

la

_conception

de la

_porte

BFL afin. de réduire l’excursion

_logique

_{par la} conduction de la

_jonction

grille-source

des

_transistors

d’entrée. La vitesse de

commutation est accrue ainsi que la

_puissance

dissi-pée.

paramètres

du transistor

_intrinsèque

et

_{extrinsèque.}

Le circuit utilisé est donné sur la

_figure

9 avec les

largeurs

de chacun des

_transistors,

il ne fait

_appel

qu’à

une seule commutation de

_porte.

La diode

Schottky chargeant

la

_porte

simule l’entrée de

l’inverseur

_suivant,

et les

_temps

de montée et de descente de la

_commande

_appliquée

sont _{de 50 ps.}

Fig.

9. 2013.Circuit

simulé pour l’étude de

l’influence

des

paramètres

du modèle sur la

_réponse

_dynamique

des

portes BFL.

[Circuit

schematic used to

_study

the influence of the model parameters upon the

dynamic

response of BFL

gates.]

Comme la

_principale

différence de ce travail

concerne la modélisation de la source de courant interne du

_transistor,

nous avons simulé une

commu-tation.

_ultra-rapide

d’une

_porte

BFL avec deux

descriptions

possibles

de

_Id.

Les

_figures

10a et 10b

montrent les deux

_{caractéristiques}

I V internes

_qui

correspondent :

i)

au modèle

_développé

_{pour le} simulateur

CIR-CEC

_qui

utilise une formulation relativement

compliquée

de la source de courant issue du modèle

de

_Shockley

et

_qui

tient

_compte

de la variation de

mobilité des

_porteurs

_par une formule

_analytique

[35] ;

ii)

au modèle

_développé

dans ce travail.

Malgré

une différence notable sur les valeurs de

1d

en

saturation

_{(30 %}

à

_Idss)

et sur la forme de

Id

notamment à faible

_Vds,

les écarts

_principaux

entre les simulations

_temporelles

_{(Fig. 10c)}

sont un

décalage

des niveaux

_logiques

de 90 mV seulement

alors que les

temps

de montée et de descente sont

comparables.

Trois raisons

_justifient

ce résultat.

i)

Le

_point

de basculement de cette

_porte

BFL est

à

_Vgs

_{= - 0,6 V,}

là où la différence entre les

caracté-ristiques

est

nettement

_plus

faible.

ii)

Le basculement de l’état haut à l’état bas d’une

porte

BFL est avant tout _{dicté par} l’arrêt de la

Fig. 10.

- Influence

de la

_description

de la

_{caractéristique}

I-V sur le

_régime

transitoire d’une _porte BFL.

_(a)

Caracté-ristique

interne du

_présent

modèle.

_(b)

_{Caractéristique}

interne du modèle CIRCEC.

_{(c) Comparaison}

des

comportements

dynamiques

avec les deux

_{caractéristiques}

précédentes

_(a)

et

(b)...

tension de

_commande,

---ce

_modèle,

modèle CIRCEC.

[Influence

of the 1 V characteristic on the

_dynamic

re-sponse of a BFL gate.

(a)

Intemal characteristic of the

present model.

_(b)

Internal characteristic of the CIRCEC model.

_{(c) Compared dynamic}

_{response of the}

_BFL

_gate with the 1 V characteristics

_(a)

and

_{(b)... input voltage,}

--- this

work,

CIRCEC

_model.]

_]

conduction

des diodes

_Schottky

de

_décalage

du

buffer de sortie de la

_porte.

iii)

Le

_comportement

_dynamique

des

_portes

dépend

fortement de l’ensemble des éléments

parasi-tes comme le montre l’étude suivante sur

l’influence

des

_paramètres

du modèle.

L’ensemble des résultats de l’étude de l’influence

des

_paramètres

du modèle sur le

_régime

_dynamique

des

_portes

BFL est résumé tableau III. Dans le

détail,

les _{remarques suivantes}

_{s’imposent.}

i)

La variation des

paramètres

_{intrinsèques}

du modèle go et

_{1 g}

affecte

_{essentiellement 03B2}

et

Ri.

Il en découle une variation du

_gain

et du retard

au délenchement de la

_porte

_logique

_qui

vont dans le même sens.

_Lorsque

₁₉

diminue

_{(Fig. 11),}

la

commu-tation est de

_plus

en

_{plus rapide.}

De même une

augmentation

de 03BC0

(Fig. 12)

produit

un résultat

Tableau III. -

Influence

des

_paramètres

du modèle

sur la

_réponse

dynamique

d’une

porte

BFL. Les

chiffres

romains sont

_relatifs

à la discussion du

paragraphe

4.

[Influence

of

_{technological}

_parameter

variation on

characteristic

_dynamic

risetime and falltime of a

BFL

_gate.

The roman numbers are related to the

discussion of section

4.]

(*)

Cette valeur a été choisie au milieu de la variation

de

_Cgs.

(**)

L’excursion

_logique

devient

_{plus grande}

de

0,1

V dans ce cas.

_Malgré

une _pente

_dV/dt

du

_signal

_plus

grande,

les temps

caractéristiques

de la _porte ne _{sont pas}

vraiment modifiés.

Fig.

11. - Influence de la

_longueur

de

_grille

sur la

réponse

_{temporelle des portes BFL... lg =}

0,4 lim,

lg

= 0.6 _03BCm,

lg =

0,8

03BCm.

[Gatelength

influence on

_dynamic

_{time response of BFL}

gâtes...

1 g

= 0.4 _JJ.m,

1 g

= 0.6 _ktm,

---lg = 0.8 03BCm.

plus

courts.

Ces deux

_paramètres

doivent être

connus avec

_précision

ou

_ajustés

en fonction de

résultats de mesure. Nous avons

_déjà

soulevé le

problème

de la détermination _{de go} sous la

_grille

(paragraphe 2.2.1),

pour ce

_qui

concerne une éven-tuelle indétermination sur

_{1 g}

le

problème

se résout aisément par des mesures

_optiques

sur le circuit

puisque

cette dimension est

_dépendante

_{du processus}

technologique

et invariante sur la

_plaquette.

Fig.

12. - Influence de la valeur de mobilité _en

champ

faible sur la

_réponse

_temporelle

des _portes BFL...

03BC0 = 2 000

cm2/V.

_{s, 1£0} = 3 000

CM2/V.

_s,

03BC0 = 4 000

cm2N .

s. ,

[Low-field

mobility

influence on

_dynamic

time response of

BFL _{gates... go} = 2 000

cm2N .

_s, go = 3 000

cm2N .

_s,

go = 4 000

cm2/V -

s.]

ii)

Les

_dépendances

non linéaires des

_capacités

intrinsèques

du MESFET sont une des clés de la

description

correcte du

_régime

transitoire. Si ces

capacités

sont

_supposées

constantes,

l’asymétrie

ori-ginale

que l’on observe entre

_temps

de montée et

temps

de descente du

_signal

_disparaît,

modifiant

ainsi sensiblement les

_temps

_{caractéristiques}

de la

porte

BFL.

iii)

La résistance de

_{grille qui possède}

une très

grande

importance

dans le

_régime

_{petit signal}

hyper-fréquence

n’a presque aucune incidence sur

la

forme

du

_signal

de commutation. La raison

_peut

être

trouvée

en

_comparant

sa valeur

_(Rg

= 17 fl)

à celle

de

_Ri

_(Ri

=

215 fl)

_pour un MESFET

_typique

de

circuit

_logique

de

_{largeur w}

= 20 _ktm. Par contre les

résistances de drain et de source ne

_peuvent

être

négligées

à cause de la contre-réaction

(résistance

de

source)

et de la chute de tension

_(résistance

de

drain)

qu’elles

produisent.

L’influence de la

résis-tance de source est

_{représentée}

sur la

_figure

13. Le

seul écart se situe dans une modification de

l’excur-sion

_logique

alors _{que les}

_temps

_{caractéristiques}

de la

_porte

_logique

ne sont _{pas modifiés.}

iv)

L’importance

des

_capacités

du modèle est

illustrée par la

figure

14. Lors de la commutation de l’état bas à l’état haut le

MESFET

d’entrée de la

porte

travaille très

_près

du

_pincement.

Le

_temps

de montée est _{alors influencé essentiellement par les}

capacités

d’entrée du transistor

_(Cgs

et

_Cbs)

et _{par la}

capacité

drain-source

_{Cds qui}

limite l’accroissement de

_Vds.

Si les

_capacités

inter-électrodes sont

négli-gées,

ce

_temps

de montée est sous-évalué. Lors de la commutation de l’état haut à l’état bas aucun effet

Fig.

13. - Influence de la résistance de

source sur la

réponse

temporelle

des portes BFL.

_Rs

= 0 fi,

---R,

à la valeur nominale

_{(Tab. II).}

[Influence

of the source resistance on

_dynamic

time response of BFL gate.

RS

= 0 fi, ---

Rs

to nomi-nal value of

_{(Tab. II).]}

Fig.

14. - Influence des

capacités

inter-électrodes sur la

réponse temporelle

des _portes BFL.

_Cbs,

_Cbd

et

Cds

nulles,

---

Cbs, Cbd

et

_Cds

aux valeurs nominales

(Tab. II).

[Influence

of the electrodes

_capacitances

on

_dynamic

time

response of BFL gate.

Cbs,

Cbd

and

_Cds

set to zero,

---

Cbs, Cba

and

_Cds

set to nominal values

_{(Tab. II).]}

diodes de

_décalage

dans

_l’étage

de sortie de la

_porte

.logique

BFL.

En

_conclusion,

les résultats du tableau III

mon-trent clairement _{que la}

_dynamique

des

_portes

logi-ques BFL est déterminée

_{principalement}

_{par les} éléments

_parasites

du MESFET. Notre modèle a été récemment

_appliqué

à la simulation de circuits

logiques

en

_technologie

DCFL

_[36]

et

l’ensemble

des

remarques

précédentes

est valable avec cette autre

topologie

de la

_porte

élémentaire.

5. Conclusion.

Un modèle

_analytique

du MESFET AsGa voué à la simulation de circuits

_logiques

a été

_{complètement}

décrit. Le

_compromis

entre la

_{précision requise}

_par

les simulations

_temporelles

et un faible coût

CPU

autorisant la

_prédiction

du fonctionnement de

cir-cuits à fort niveau

_{d’intégration}

nous a conduit à une

formulation

_simplifiée

de la source de courant

interne du transistor. Des

_comparaisons

expérimen-tales vis-à-vis de

_{caractéristiques}

I V de transistors

hyperfréquence

ont

_cependant

montré un accord

satisfaisant.

Un oscillateur en anneau en

_technologie

BFL a

été simulé et il montre une différence de 4 % seulement avec les résultats de mesure. Une

compa-raison avec des

_{paramètres S}

d’un MESFET

hyper-fréquence qui

est _{très sévère pour} un modèle destiné aux circuits

_logiques,

a montré un

_comportement

d’ensemble cohérent même s’il ne

_peut

être

_comparé

à celui accessible avec un modèle

_petit

_signal

hyper-fréquence.

Une étude de sensibilité des

_paramètres

du modèle

sur la

_réponse

_dynamique

de

_portes

_logiques

BFL est

proposée.

Un résultat assez

_surprenant

est démon-tré : la

_description

de la

_{caractéristique}

autant _pour

ce

_qui

concerne sa forme _que

_pour

les niveaux de courant de

_saturation,

a _peu d’influence sur le

régime

transitoire des

_portes.

Par contre les

_capacités

tant

_{intrinsèques qu’extrinsèques}

du modèle de MESFET sont

_primordiales

_pour une

_description

exacte de la commutation.

La cohérence du modèle et ses

_{possibilités}

dans le

domaine de la simulation de circuit est

_prouvée.

A l’aide de ce modèle des

_{prédictions précises}

de leurs

comportements

sont

_possibles

en tenant

_compte

des

perturbations apportées

par la

propagation

des

signaux

de

_long

des

_lignes

et/ou du

_couplage

entre

plusieurs

lignes

à l’intérieur même du circuit

_intégré.

Remerciements.

Les auteurs remercient M. le Professeur R.

_Castagné

de

l’I.E.F.,

MM. M. Gloanec et B. Carnez de

Thomson-Semiconducteurs DHM/DAG _{pour les}

dis-cussions très utiles _que nous avons eues, ainsi que pour les mesures du MESFET TH1408 et de