• Aucun résultat trouvé

Circuits intégrés logiques T.T.L.

N/A
N/A
Protected

Academic year: 2022

Partager "Circuits intégrés logiques T.T.L. "

Copied!
2
0
0

Texte intégral

(1)

Circuits intégrés logiques T.T.L.

(Transistor-Transistor-Logic).

Leur technologie utilise des transistors bipolaires.

Tension d'alimentation: +5V 0,25V +Vcc = +5V GND = 0V Exemple: 74LS04 Sextuple inverseur Brochage:

Schéma structurel d'une porte NON:

La sortie S est de type "totem". Quelques références sont à « collecteur ouvert » et possèdent des tensions et courants de sortie plus élevés (30v, 40mA) permettant par exemple, la commande directe d'un relais.

Fonction de transfert: Vs = f ( Ve) Vilmax: 0,8v

Vihmin: 2v Volmax: 0,5v Vohmin: 2,5v

Important: une entrée non connectée (en l’air) est à l’état haut.

D1 T1

130

1K 4K

T2

T3

T4 D2 1,6K

S E

+Vcc

E =1 S

GND

1 7

8 14

Vcc

GND

Vihmin Vilmax

Volmax Vohmin

VE VS

S

(2)

Circuits intégrés logiques C.M.O.S.

(Complementary Metal Oxyde Semiconductor)

Ces circuits sont réalisés à partir de transistors à effet de champ de type MOS. Ils sont plus faciles à fabriquer que les circuits de type TTL et permettent une intégration à plus grande échelle.

Tension d'alimentation: +VDD= +3V à + 18v VSS = 0V Exemple: 4049 Sextuple inverseur Brochage:

Schéma structurel d'une porte NON:

Fonction de transfert: Vs = f ( Ve)

La commutation se fait à VTR  VDD / 2.

Par exemple: pour une tension d'alimentation De 12V, le seuil de commutation est 6V.

Important: les entrées CMOS inutilisées ne doivent jamais rester non branchées (car elles sont à un potentiel non défini).Elles doivent être raccordées au 0v ou au VDD. En effet, une entrée non connectée capte les signaux parasites, ce qui peut se traduire par une plus grande consommation et une surchauffe importante.

Comparaison des circuits CMOS et TTL:

A l'origine, les circuits CMOS étaient moins rapides que les circuits TTL mais ils avaient une consommation beaucoup moins importante.

A l'heure actuelle, ces différences tendent à s'estomper puisqu'on fabrique des TTL à faible consommation et des CMOS rapides.

VSS N-MOS P-MOS VDD

E =1 S

E

S

VTR VDD VSS

VE VDD

VS

1 8

16 9

VDD VSS

Références

Documents relatifs

L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des

La 4ème lithographie, qui va associer la matrice de composants élémentaires (réalisés via les 3 premiers niveaux de masque) et qui va permettre de réaliser les

  Chaîne de communication numérique CDMA (IS95, WCDMA, CDMA2k).   Emetteur, récepteur, canal de

Une action sur un bouton demise en marche S, provoque successivement le serrage, l’usinage (aller et retour de la table) aveclubrification puis en même temps

Sch´ema

Soit un dispositif comportant N lampes liées entre elles par un ensemble de relations logiques, variable à volonté, qu.i régit leur allumage.. Ces relations seront

Voh (Voltage Output High) : C'est la tension de sortie (Output) du circuit logique, à partir de laquelle on considère qu'un niveau logique "1"

Le but de cette première partie est de bâtir le modèle du banc d'injection BCI et de déterminer les consignes de puissance à injecter pour induire une valeur de courant donné sur