• Aucun résultat trouvé

JFET دراسة الترانزستور المتأثر بالحقل

N/A
N/A
Protected

Academic year: 2022

Partager "JFET دراسة الترانزستور المتأثر بالحقل"

Copied!
2
0
0

Texte intégral

(1)

:

•• ! " #$ % ! " #$ %

&

&

::

•• '% ''% '

••

$$

( ) :

& • #(! :

+ ) (

& • -./% / 0 :

)

(

:: 20092009 //

20102010

((20102010 ) ") " ) )

2 / $ 2 + !) 2 )

2 '

République Algérienne Démocratique Populaire

!

# 3 ' #

4

'$

+ !)

6 ! . ( Ministère de l’Enseignement Supérieur

et de la Recherche Scientifique Ecole Normale Supérieure Vieux Kouba – Alger Département de Physique

JFET JFET JFET JFET

(2)

1

:

1952 )

FET .(

'

()* +', ' - . / , 0 12 3,1 1 4 5 )

3 67 1 )* 8' 1 - 9 : 0 1' +

+ 5 ) 31 + 1 < ' = 1962 .

* )* > > 1 1. > 1 ? 1 :

3 0 ) • )

JFET (

' '1 B )

) MOSFET (

8 3 9 > > 1

:

1 . )

Source ? K * :(

3 +9 L ' M) =1N

+ <)

O

O + ,Q n

P S 1 5 ) 3 -( IS

.

2 . )

Drain (

3 3 +9 31 U L V M) =1N ? K * :

1 ID .

3 . )

Grille (

3 S 0 :

S ? 0 S 0 O' 3 O' >

.

=. 1 1 - >1 1 , >1 K > O *

= K > 1 . .

1 K S 3 3 =K

.

Références

Documents relatifs

Machine model: a 200 pF cap is charged to the specified voltage, then discharged directly between two pins of the device with no external series resistor (internal resistor &lt; 5 Ω

ﻥﻴﺩﺎﻴﻤ ﺕﺎﻓﺎﺸﺘﻜﺍ ﻡﻫﺃ ﻥﻤﻭ ﺍﺫـﻫ ﻲﻓ ﺎﻬﺘﺜﺩﺤﺃ ﻲﺘﻝﺍ ﺓﺭﻭﺜﻝﺍﻭ لﻗﺍﻭﻨﻝﺍ ﻩﺎﺒﺸﺃ ﺕﺎﻴﻨﻭﺭﺘﻜﻝﻹﺍ. ﻡﺎﻋ ﺫﻨﻤ ﺕﺃﺩﺒ ﺩﻗ ﺎﻬﺘﺴﺍﺭﺩ ﺕﻨﺎﻜ ﺍﺫﺇﻭ ،لﺎﺠﻤﻝﺍ ﻻﺇ ﻕﺌﺎـﻔﻝﺍ

Pour minimiser l’Interaction Puissance-Commande au sein d’un bras onduleur de tension à base de JFET SiC présentée dans la partie précédente de ce chapitre, nous

La figure 11 montre la comparaison entre le modèle pro- posé (section II) et les pertes statiques mesurées dans un interrupteur composé de quatre JFET et d’une diode pour

Figure 20 : Comparaison entre le résultat de simulation et le mesure expérimentale du courant de saturation en fonction de la tension grille source appliquée à la température

Dans ce cas, nous avons ajouté à la surface du SiC une couche de silice de 500 nm. La figure 16 et le tableau suivant illustrent le profil de simulation de l’implantation. Les

Les travaux présentés dans ce mémoire de thèse, concernent la conception et la caracté- risation de blocs pour le cœur d’un driver en technologie CMOS SOI pour la commande

8 : ( a) Schéma de principe de la mesure du courant de grille, (b) Courant de fuite de grille en fonction de la tension V GS du JFET SiC SemiSouth. L I GSS au cours du