Technologie d’intégration monolithique des JFET latéraux
Texte intégral
Documents relatifs
In blocking state, the vertical electric field distribution is defined principally by the thickness and the doping of the p-type epitaxial and the ratio with the active
Besar Asllani, Pascal Bevilacqua, A. Zaoui, G Grosset, Dominique Planson, et al.. High-Voltage SiC- JFET Fabrication and Full Characterization.. ID: 1099.. High-Voltage SiC-JFET
La figure 11 montre la comparaison entre le modèle pro- posé (section II) et les pertes statiques mesurées dans un interrupteur composé de quatre JFET et d’une diode pour
Figure 20 : Comparaison entre le résultat de simulation et le mesure expérimentale du courant de saturation en fonction de la tension grille source appliquée à la température
Les travaux présentés dans ce mémoire de thèse, concernent la conception et la caracté- risation de blocs pour le cœur d’un driver en technologie CMOS SOI pour la commande
The paper presents the main characterization results with classical static and dynamic measurements as well as double pulse tests for switching characterization.. The study
However during the dead time in the PDL mode, the reverse conduction in the vertical JFET introduces a voltage drop higher than the voltage drop produced by an external
[r]