Logique Combinatoire. P. Pangaud Polytech Marseille INFO Cours d' Architecture Logique combinatoire

(1)

Logique Combinatoire

(2)

Introduction

● famille de circuits logiques pour lesquels la sortie dépend uniquement des états des entrées

➢ par opposition à la logique séquentielle où le temps va intervenir)

● aspect logique et fonctionnel uniquement

➢ pas d'aspect matériel

(3)

Plan du cours

● les circuits arithmétiques

➢ addition

➢ soustraction

➢ comparaison

➢ contrôle de parité

● encodeurs/décodeurs

● multiplexeur/démultiplexeurs

(4)

Addition

● demi-additionneur

➢ addition de 2 bits en base 2

0 + 0 = 00 0 + 1 = 01 1 + 0 = 01 1 + 1 = 10

➢ il faut éventuellement tenir compte de la retenue (carry)

➢ addition d'un nombre codé sur 4 bits :

a ₃ a ₂ a ₁ a ₀ nombre A + b ₃ b ₂ b ₁ b ₀ nombre B s ₃ s ₂ s ₁ s ₀ résultat S r ₃ r ₂ r ₁ r ₀ retenue C

deux bits pour coder le résultat de l'addition

(5)

Addition

➢ circuit demi-additionneur (half-adder)

HA A B

C S S = A B+ A B

S = A ⊕ B

C = A . B _A

B S

A B C S

0 0 0 0

0 1 0 1

1 0 0 1

1 1 1 0

(6)

Addition

● additionneur

➢ 3 entrées :

●

les 2 bits des nombres à ajouter A et B

●

la retenue de l'étage précédent R

➢ 2 sorties :

●

le résultat de l'addition S

●

la retenue C

FA

A B R

S C

(7)

Addition

➢ table de vérité

S = A BR + A BR + A BR + A BR C A BR A BR A BR ABR

A B R S C

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

(8)

Addition

➢ tableau de Karnaugh pour simplifier C

C = A B + A R + B R ensuite, pour simplifier S : C = A B + A R + B R

A C = A BR BC = A BR RC = A BR

S = A BR + A BR + A BR + ABR

= ( A + B + R ) C + ABR

AB

R 00 01 11 10

0 1

1 1 1 1

(9)

Addition

➢ exemple d'implémentation d'un additionneur 1 bit

S = ( A + B+ R ) C+ ABR

C = AB + AR + BR

→ TD

(10)

Addition

● addition en parallèle

➢ l'addition de nombres comportant plusieurs bits peut se faire en série (bit après bit)

➢ ou (presque) en parallèle (tous les bits simultanément)

→ TD

(11)

Addition

➢ implémentation possible d'un additionneur parallèle

(Philips 74F283)

(12)

Soustraction

● demi-soustracteur

➢ table de vérité

S = A −B C : retenue

S = A . B + A . B = A ⊕ B C = A .B

A B C S

0 0 0 0

0 1 1 1

1 0 0 1

1 1 0 0

A

B S

C

(13)

Soustraction rappel : codage en complément à 2

● additionneur-soustracteur

➢ un nombre codé sur n bits peut prendre toutes les valeurs comprises entre 0 et 2 ⁿ

➢ le complémentaire d'un mot de n bits est obtenu en prenant le complément de chacun des n bits

●

2 ⁿ ≡ 0 (pour une variable codée sur n bits)

●

➢ (pour des variables codées sur n bits) A + A = 2 ⁿ −1

−A = A + 1−2 ⁿ

− A = A + 1 A − B = A + B + 1 + 2 ⁿ

= A + B + 1

(14)

Soustraction

➢ un seul dispositif pour l'addition et la soustraction :

code opération O :

0 : addition

1 : soustraction

(15)

Comparaison

● A=B, A>B, A<B

● table de vérité

A B C=(A>B) D=(A<B) E=(A=B)

0 0

0 1

1 0

1 1

(16)

Comparaison

● A=B, A>B, A<B

● table de vérité

A B C=(A>B) D=(A<B) E=(A=B)

0 0 0 0 1

0 1

1 0

1 1

(17)

Comparaison

● A=B, A>B, A<B

● table de vérité

A B C=(A>B) D=(A<B) E=(A=B)

0 0 0 0 1

0 1 0 1 0

1 0

1 1

(18)

Comparaison

● A=B, A>B, A<B

● table de vérité

● on en déduit

C = A . B D = A . B

E = A . B + A . B

A B C=(A>B) D=(A<B) E=(A=B)

0 0 0 0 1

0 1 0 1 0

1 0 1 0 0

1 1 0 0 1

= A ⊕B = A ⊕ B = A ⊕ B

= C + D

(19)

Contrôle de parité

● la parité d'un mot binaire est définie comme la parité de la somme des n bits qui le composent

● le OU EXCLUSIF donne la parité d'un sous-ensemble de 2 bits

A B parité

0 0 0

0 1 1

1 0 1

1 1 0

(20)

Contrôle de parité

● principe du contrôle de parité :

➢ partant d'un mot de n bits

➢ le mot de n+1 bits formé en adjoignant au mot de n bits son bit de parité est toujours de parité nulle

●

si P' est maintenue à 0, P donne la parité du mot de 4 bits

(21)

Contrôle de parité

● utilisation du contrôle de parité pour valider la transmission de données

➢ P ₂ doit être nul pour valider la transmission

(22)

Décodage

● l'opération de décodage permet d'identifier un objet parmi N à partir d'un code l'identifiant de façon unique

● exemple :

➢ N=2 ⁿ leds numérotées de 0 à N-1

➢ il faut n bits pour représenter le numéro de chaque led

➢ un décodeur va prendre en entrée les n bits permettant

d'identifier une instruction et en sortie va allumer (mettre à

un niveau 1) la ligne correspondant à la led sélectionnée

(23)

Décodage

● exemple : 8 leds codées sur 3 bits

0 1 2 3 4 5 6 7

A

₂

A

₁

A

₀

L

₀

L

₁

L

₂

L

₃

L

₄

L

₅

L

₆

L

₇

(24)

Décodage

● exemple : 8 leds codées sur 3 bits

0 0 0

0 1 2 3 4 5 6 7

1

0

(25)

Décodage

● exemple : 8 leds codées sur 3 bits

0 0 1

0 1 2 3 4 5 6 7

0 1

0

(26)

Décodage

● exemple : 8 leds codées sur 3 bits

0 1 0

0 1 2 3 4 5 6 7

0 0

1

0

(27)

Décodage

● exemple : 8 leds codées sur 3 bits

1 1 0

0 1 2 3 4 5 6 7

0 0

0

1

0

(28)

Décodage

● exemple : 8 leds codées sur 3 bits

➢ utilisé dans les unités de contrôle des CPU

1 1 1

0 1 2 3 4 5 6 7

0

1

0

(29)

Décodage

● table de vérité

E A

₂

A

₁

A

₀

L

₀

L

₁

L

₂

L

₃

L

₄

L

₅

L

₆

L

₇

Produit

0 0 0 0 1 0 0 0 0 0 0 ⁰

0 0 0 1 0 1 0 0 0 0 0 ⁰

0 0 1 0 0 0 1 0 0 0 0 ⁰

0 0 1 1 0 0 0 1 0 0 0 ⁰

0 1 0 0 0 0 0 0 1 0 0 ⁰

0 1 0 1 0 0 0 0 ⁰ 1 0 ⁰

0 1 1 0 0 0 0 0 0 0 1 ⁰

0 1 1 1 0 0 0 0 0 0 0 ¹

1 0 0 0 0 0 0 0 0 0 0 ⁰

A

₂

A

₁

A

₀

E

A ₂ A ₁ A ₀ E

(30)

Décodage

● Représentation BCD

➢ la représentation Binary Coded Decimal (décimale

codée binaire) remplace chacun des chiffres décimaux par 4 chiffres binaires

Cette représentation conserve la structure décimale (unités, dizaines, centaines, etc...)

➢ chaque chiffre est codé sur 4 bits selon la table suivante

●

le chiffre 294 sera codé : 0010 1001 0100

décimal BCD

0 0000

1 0001

2 0010

3 0011

4 0100

5 0101

6 0110

7 0111

8 1000

(31)

Décodage

● implémentation correspondante

L

₀

L

₁

L

₂

E A

₂

A

₁

A

₀

(32)

Multiplexage

● pour transmettre sur une seule ligne des informations en provenance de plusieurs sources possibles à destination de plusieurs cibles

➢ analogie mécanique

(33)

Démultiplexeur

● Démultiplexeur

➢ circuit avec une entrée et N sorties, mettant en relation l'entrée avec une seule des sorties

➢ sélection de la sortie à l'aide de lignes d'adressage

●

très proche d'un décodeur

➢ exemple

●

1 ligne d'entrée portant les données D

●

4 lignes de sortie Y ₀ , Y ₁ , Y ₂ , Y ₃

●

2 lignes d'adressage A et B

●

validation de l'adressage par un strobe E (Enable) à 0

(34)

Démultiplexeur

●

table de correspondance

E E A A

₁₁

A A

₀₀

Y Y

₀₀

Y Y

₁₁

Y Y

₂₂

Y Y

₃₃

Produit Produit

0 0 0 D 0 0 0

0 0 1 0 D 0 0

0 1 0 0 0 D 0

0 1 1 0 0 0 D

1 0 0 0 0 0 0

1 0 1 0 0 0 0

1 1 0 0 0 0 0

1 1 1 0 0 0 0

A BED

(35)

Démultiplexeur

➢ implémentation correspondante

Y

₀

Y

₁

Y

₂

Y

₃

A A

D

E

(36)

Multiplexeur

● multiplexeur

➢ réalise l'opération inverse : sélectionne une entrée parmi N et transmet l'information à une sortie unique

➢ exemple :

●

4 entrées (2 lignes d'adressage et 1 strobe)

Y A A E X A A E X A A E X A A E X

E E A A

₁₁

A A

₀₀

Y Y

0 0 0 X

₀

0 0 1 X

₁

0 1 0 X

₂

0 1 1 X

₃

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 0

X

₀

X

₁

X

₂

X

₃

E A

₁

A

₀

Y

(37)

Multiplexeur

➢ mise en cascade de plusieurs multiplexeurs

A

₃

A

₄

(38)

Multiplexeur

● Réalisation d'une fonction logique

➢ exemple d'une fonction F de 4 variables définie par sa table de vérité :

x y z t F Multiplexeur

0 0 0 0

1

^X⁰

0 0 0 1 0 X₁

0 0 1 0 1 X₂

0 0 1 1 0 X₃

0 1 0 0 0 X₄

0 1 0 1 1 X₅

0 1 1 0 0 X₆

0 1 1 1 0 X₇

1 0 0 0 1 X₈

1 0 0 1 1 X₉

1 0 1 0 1 X₁₀

1 0 1 1 1 X₁₁

1 1 0 0 0 X₁₂

1 1 0 1 1 X₁₃

X

(39)

Multiplexeur

● Réalisation d'une fonction logique

➢ exemple d'une fonction F de 4 variables définie par sa table de vérité :

x y z t F Multiplexeur

0 0 0 0

1

^X0

0 0 0 1 0 X₁

0 0 1 0 1 X₂

0 0 1 1 0 X₃

0 1 0 0 0 X₄

0 1 0 1 1 X₅

0 1 1 0 0 X₆

0 1 1 1 0 X₇

1 0 0 0 1 X₈

1 0 0 1 1 X₉

1 0 1 0 1 X₁₀

1 0 1 1 1 X₁₁

F



 



X

₀

X

₁₅



 



 



1 X

₁

(40)

Encodage

● opération inverse du décodage

➢ N = 2 ⁿ lignes en entrée

➢ n lignes en sortie

➢ lorsque une des lignes est activée en entrée, l'encodeur fournit en sortie un mot de n bits correspondant au

codage de l'information identifiée par la ligne d'entrée

➢ exemple d'une conversion décimal-BCD

●

10 entrées (de 0 à 9)

●

4 sorties (codes BCD)

W

₀

W

₁

W

₂

W

₃

W

₄

W

₅

W

₆

W

₇

W

₈

Y

₀

Y

₁

Y

₂

Y

₃

(41)

Encodage

➢ table de vérité

➢ expressions logiques

Y ₀ = W ₁ + W ₃ + W ₅ + W ₇ + W ₉

W

₀

W

₁

W

₂

W

₃

W

₄

W

₅

W

₆

W

₇

W

₈

W

₉

Y

₃

Y

₂

Y

₁

Y

₀

1 0 0 0 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 0 0 0 1 0 0

0 0 0 0 0 1 0 0 0 0 0 1 0 1

0 0 0 0 0 0 1 0 0 0 0 1 1 0

0 0 0 0 0 0 0 1 0 0 0 1 1 1

0 0 0 0 0 0 0 0 1 1 0 0 0

0 0 0 0 0 0 0 0 0 1 1 0 0 1

(42)

Logique Combinatoire. P. Pangaud Polytech Marseille INFO Cours d' Architecture Logique combinatoire