Comme nous l’avons vu dans l’introduction, nous ne savons pas si les technologies CMOS classiques atteindront les performances fixées par l’ITRS (International Technologie Roadmap for Semi-conducteurs) dans les années à venir. Pour cela, de nouveaux dispositifs émergent tels que les MOSFETs multi-grilles : le FinFET, les MOSFETs double grille planaires avec un procédés SOI (Silicon On Insulator) ou par collage moléculaire de plaques de silicium [7-8], à trois grilles (le tri-gate, le X-FET et le Y-FET) et à grilles enrobantes (le GAA et le MCFET).
Ils sont attendus pour le noeud 22 nm comme le montre la figure ci-dessous :
19
I.4.1 MOSFETs Double Grille
Il existe principalement deux types de MOSFETs double grille (DG) : le FinFET et le MOSFET DG planaire. Dans ce dernier cas, nous ne parlerons que du procédé par collage moléculaire.
I.4.1.1 FinFET
Il s’agit de la conception innovante d'un transistor MOSFET. Il est construit soit sur un substrat massif soit sur du SOI dans lequel on grave le silicium pour faire un aileron ("Fin"). La grille est enveloppée autour et au-dessus de cet aileron ainsi que le monte la figure I.14.C’est donc un MOSFET DG vertical, pour lequel le flux de courant est horizontal. L’un des atouts majeurs de cette structure est d’être réalisé par des étapes technologiques conventionnelles. De plus, les deux grilles sont auto-alignées.
Cependant, cette architecture présente des inconvénients qui laissent envisager d’autres voies technologiques. Il s’agit de la longueur de l’aileron qui est définie par la lithographie, de sa hauteur qui est limitée ainsi que de la dissociation électrique des deux grilles qui nécessite des étapes supplémentaires.
Chapitre I : Le transistors MOSFET nanométriques
20
Figure I.14 Le FinFET
I.4.1.2 MOSFET DG Planaire Non Auto-Aligné (NAA) ou Auto-Aligné
(AA) [10]
Nous focaliserons notre étude sur les MOSFETs DG planaires. En effet, cette technologie présente l’avantage majeur d’avoir un bon contrôle de l’épaisseur du film de silicium. Cela est un avantage certain car la fluctuation de l’épaisseur du film entraîne des variations sur les paramètres électriques du transistor, et notamment sur la tension de seuil. De plus, le film de silicium n’est pas ou très peu dopé. Cela est bénéfique car d’une part, il n’y a plus de fluctuation de dopage et d’autre part, les propriétés de transport sont améliorées.
La technique utilisée est un dépôt des couches par empilement. C’est une approche qui consiste à réaliser successivement la grille arrière, l’oxyde de grille arrière, le film de silicium, l’oxyde de grille avant et finalement la grille avant. Parmi les différentes techniques existantes, la technique du collage moléculaire de plaques est utilisée [11].
Il existe deux principales voies pour sa réalisation. Les transistors Double Grille non autoalignés NAA (Figure I.15) nécessitent deux niveaux d'alignement différents pour les deux grilles alors que les transistors Double Grille auto-alignés AA, utilisent la même lithographie pour définir ces deux grilles. Ainsi, pour un transistor NAA, la grille avant sera réalisée comme dans un transistor traditionnel mais celle-ci ne sera pas forcement bien alignée sur la grille arrière. A l’opposé, un transistor AA a ses deux grilles parfaitement alignées, ce qui représente
21
un avantage conséquent. La principale difficulté sera alors le dimensionnement de la grille arrière [11].
Nous allons voir plus précisément chacune des techniques de fabrication. Le début de la fabrication est la même dans les deux cas. Tout d’abord, l’empilement de grille arrière est réalisé sur une plaque SOI. Puis un oxyde épais est déposé. Dans le cas du procédé NAA, la grille arrière est gravée mais pas dans le procédé AA. Ensuite, on vient retourner et coller, par collage moléculaire, l’ensemble sur une plaque support. Par abrasion mécanique et gravure chimique, on élimine le substrat et le BOX de la plaque SOI initiale. On se retrouve donc avec un film de silicium à nu, avec en dessous l’empilement de grille arrière (gravé ou non). Pour finir on réalise la partie avant du transistor. Pour le procédé NAA, l’empilement de grille avant est réalisé et gravé, et pour le procédé AA, l’empilement de grille avant est réalisé et les deux empilements avant et arrière sont ensuite gravés en même temps [11].
Figure I.15 MOSFET DG NAA [39] et méthode de réalisation d’un MOSFET DG par collage
de plaques, la grille arrière est réalisée avant retournement.
I.4.2 MOSFET GAA
Le transistor GAA (Gate-All-Around) (Figure I.16) possède une porte unique qui entoure le corps, rectangulaire ou circulaire. Le contrôle électrostatique étant idéal, ce transistor, appelé aussi 'nanowire MOSFET', s'avère être le plus évolutif. Une variante récente est le transistor sans jonction (FET sans jonction) où la source, le drain et le corps ont tous un très
Figure I.14MOSFET DG NAA [39] et méthode de réalisation d’un MOSFET DG par collage de plaques, la grille arrière est réalisée avant retournement [11]
Chapitre I : Le transistors MOSFET nanométriques
22
fort dopage. C'est en fait une résistance dont la partie centrale est entourée d'une grille capable de couper le courant par épuisement complet. Ceci implique un compromis technologique entre un dopage fort (>> 1019 cm-3) et un faible diamètre (<5 nm).
Les MOSFET SOI peuvent être fabriqués sous différentes formes, qu'il s'agisse d'une porte simple ou double, d'une porte cylindrique ou d'un MOSFET à grille quadruple. Les dispositifs MOSFET GAA avec canal non dopé ont été utilisés pour différentes applications. Il convient aux applications. Les MOSFET GAA sont considérés comme faisant partie des dispositifs CMOS multi-gate les plus importants pour la future génération de technologie IC à échelle nanométrique en raison de leurs avantages importants :
➢ Meilleure évolutivité que les MOSFET à double grille (c'est-à-dire un meilleur contrôle de SCE) raison derrière cela que la porte environnante crée une action d'abri électrique pour les champs électriques latéraux créant en raison des charges dans la source et le drain. L'évolutivité supérieure de l'appareil pourrait rendre le MOSFET GAA adapté à la technologie CMOS de génération future avec une longueur de grille inférieure à 25 nm.
➢ Meilleures caractéristiques de commutation où un basculement sous-seuil idéal de 60 mV / décade peut être attendu dans un MOSFET à grille GAA. Cela peut fournir un
Figure I. 15 (a) Transistor GAA MOSFET (b) Coupe transversale du transistorGAA MOSFET
23
rapport de courant ON-OFF plus élevé que celui du MOSFET global, fournissant ainsi de meilleures caractéristiques de commutation.
➢ Courant d'entraînement plus élevé puisque le courant circule sur toute la surface environnante du corps de silicium (pas seulement du bord supérieur mais aussi du bord inférieur dans le corps ultramince) corps SOI DG MOSFET), le courant d'attaque à l'état passant peut pratiquement être supérieur à celui du dispositif à double grille.
➢ Une transconductance plus élevée et une plus grande linéarité des MOSFET GAA peuvent être obtenues en augmentant le niveau de dopage dans la région de canal du dispositif. Il peut être mentionné que les GAAMOSFET dopés sont importants pour de nombreuses applications analogiques et RF.