I.4.1 L’historique des modèles compacts
Des modèles ont été développés afin de simuler aussi précisément et surtout rapidement
le comportement du transistor au travers de ces caractéristiques électriques. Ces modèles
se doivent de refléter le comportement du transistor dans toutes ces conditions de
fonc-tionnement. La modélisation du transistor a suivi deux voix parallèles. L’une privilégiant
le comportement physique du transistor et l’autre visant principalement à reproduire son
comportement pour un temps de calcul le plus rapide possible.
Les modèles physiques fournissent des caractéristiques précises du transistor car ils
sont basés sur une résolution numérique des équations du semiconducteur prenant en
compte des paramètres relatifs à la géométrie, à la nature des matériaux, etc., et cela
dans un espace à deux voire trois dimensions. L’utilisation de ce type de modèle nécessite
un temps et une puissance de calcul importants et n’est donc pas adapté aux simulations
de circuits intégrés. C’est pour cela qu’au début des années 70, les modèles compacts se
basant sur des expressions analytiques plus ou moins fondées sur la physique du
semicon-ducteur et sur un degré d’empirisme variable ont été développés (Figure I.14).
Au départ la puissance disponible de calcul était limitée et les modèles développés ont
dû être basé sur la tension de seuilV
T. Dans ce cas, le potentiel de surface est simplement
représenté par une fonction dépendant de la tension appliquée. Il est considéré comme
constant au dessus du V
Tet linéaire en fonction deV
GSen dessous du V
T; des fonctions
de lissage sont utilisées pour relier ces régions. Malgré ces limitations, ce type de modèle
a été fortement utilisé au niveau industriel et surtout dans le design de circuit. BSIM4 et
MOS Model 9 sont des exemples de modèles basés sur la tension de seuil.
Pour palier ces limitations, des approches alternatives ont été mises en place avec les
modèles de charge ou les modèles à potentiel de surface. Concernant les modèles de charge,
le courant est calculé en fonction des charges de source et de drain, elles-mêmes calculées
à partir d’une approximation linéaire sur le potentiel de surface e.g. EKV, BSIM5. Dans
les modèles à potentiel de surface, celui-ci est directement utilisé pour calculer le courant
et les charges dans les différents terminaux e.g. SP, MOS Model 11, PSP. Malgré une base
similaire sur ces deux types de modèle, il existe de nombreuses différences qui motivent les
développeurs à adopter un modèle plus que l’autre [11]. Pour plus de détails concernant
les différents modèles, le lecteur pourra se reporter à la référence [12].
I.4. La modélisation des transistors MOS
Figure I.14 – Nombre de paramètres des modèles compacts en fonction de leur année
d’introduction [8].
I.4.2 PSP : modèle à potentiel de surface
I.4.2.a Le modèle intrinsèque
Il y a actuellement un consensus industriel désignant les modèles à potentiel de surface
comme ceux proposant la meilleure approche concernant la modélisation des transistors
MOS, notamment parce qu’ils permettent d’apporter des solutions concernant la prise
en compte des effets canaux courts. De plus, ils conviennent mieux pour des simulations
concernant des applications basse tension, analogique et RF. Le modèle PSP, développé
conjointement par NXP et l’Université de Pennsylvanie, est un des modèles à potentiel de
surface le plus avancé et a été utilisé dans le design de circuit pour des technologies allant
de 250nm à 32nm. Dans ce qui va suivre, sera brièvement présentée la partie intrinsèque
et extrinsèque du modèle quasi-statique PSP. Le développement du modèle à potentiel de
surface est basé sur la résolution de l’équation implicite du potentiel de surface (§I.2.2.a) :
V
GB−V
F B−ϕ
S(x)
γ
!
2=φ
T·
(
exp −ϕ
Sφ
T!
+ϕ
Sφ
T−1
+ exp
"
−(2ϕ
F+V
c)
φ
T#
exp ϕ
Sφ
T!
−ϕ
Sφ
T−1
!) (I.43)
Chapitre I. Principe de fonctionnement et modélisation du transistor MOS
du modèle à tension de seuil au modèle à potentiel de surface. Elle a été possible au moyen
d’un algorithme [13] recalculant de façon itérative le potentiel de surface pour tous les
couples (V
GD, V
c). Comme illustré par la Figure I.15, l’évaluation du potentiel de surface
permet d’obtenir les courants des différents terminaux par l’intermédiaire des équations
définies aux paragraphes I.2.2.b etI.2.3.
Figure I.15 – Comparaison entre le courant de drain simulé par le modèle PSP et les
mesures expérimentales réalisées sur un transistor n-MOS (W/L= 57.6/0.04µm).
I.4.2.b Le modèle extrinsèque
La modélisation des effets extrinsèques du transistor dans PSP est aussi basée sur le
potentiel de surface et cela dans le but d’obtenir un modèle le plus physique possible.
Seules la capacité de recouvrement et les résistances source/drain seront abordées. Le
lecteur pourra se référer à [12] pour plus de détails concernant la modélisation dans PSP
des autres aspects extrinsèques.
I.4.2.b.1 La capacité de recouvrement
Les charges induites au niveau de la zone de recouvrement source/drain sont modélisées
par l’expression suivante :
Q
ov=CGOV·(V
GS−V
F Bov−ϕ
ov) (I.44)
V
F Bov≈ 0 et ϕ
ovsont respectivement la tension de bande plate et le potentiel de
surface dans la zone de recouvrement. CGOV est un paramètre du modèle qui dépend de
l’épaisseur d’oxyde au niveau du canal (TOX) et de la zone de recouvrement (TOXOV).
CGOV =
ox·W ·LOV
I.4. La modélisation des transistors MOS
avec LOV qui représente la longueur de la zone de recouvrement et W la largeur
effective du canal.
I.4.2.b.2 Les résistances parasites
Depuis la version de PSP103, il est possible d’inclure des résistances parasites dans le
modèle PSP. Concernant les résistances source/drain, le modèle permet de les simuler de
manière asymétrique telle que :
R
S=NRS·RSH
Chapitre I. Principe de fonctionnement et modélisation du transistor MOS
Dans le document
Caractérisation et modélisation de la fiabilité des transistors MOS en Radio Fréquence
(Page 33-37)