Chapitre 3 Développement et mise en œuvre
3.2 Modélisation
3.2.2 Hiérarchie (découpage et connexions)
3.2.2.3 Mise en application au VD-MOSFET
3.2.2.3.1 Choix du composant
Nous venons de voir comment réaliser l'assemblage des différents éléments d'un modèle à l'aide du langage VHDL-AMS. Nous allons maintenant définir les contraintes auxquelles notre composant devra
répondre.
Le composant que nous souhaitons réaliser sera de type VD-MSOFET, il sera donc constitué de cellules élémentaires VD-MOSFET. Notre souhait est d'offrir un composant rapidement utilisable par un concepteur pour réaliser des composants fonctionnels monolithiques.
Par conséquent, nous allons laisser au concepteur le choix des dimensions de la puce et d'une taille de zone auxiliaire libre de tout élément permettant l'intégration de ses fonctions auxiliaires. Ce choix imposera une certaine géographie du composant et une cellule élémentaire VD-MOSFET complètement figée.
3.2.2.3.2 Identification des BFTA
Nous allons maintenant déterminer les différents BTFA qui constituent généralement un VD-MOSFET. L'image suivante présente deux VD-MOSFET différents :
Figure 3-10: exemples de composants VD-MOSFET
Bien que les géométries des cellules élémentaires soient différentes entre ces composants, nous pouvons tout de même identifier des éléments effectuant des fonctions précises identiques dans chacun. Ainsi nous trouverons :
• des cellules élémentaires de VD-MOSFET.
• des plots de contact permettant la prise de contact de grille ou source.
• des amenés de courant, pour faire transiter le courant des plots de contacts aux diverses cellules.
• une périphérie en tension servant à éviter le claquage en tension en périphérie de la puce.
éléments constitue une fonction permettant le fonctionnement du composant. Ils constitueront donc les BTFA de notre VD-MOSFET.
Maintenant, nous allons découper nos BTFA en BTFE dans le cas de la cellule VD-MOSFET de notre composant.
3.2.2.3.3 Identification des BTFE :
Nous allons donc déterminer les BTFE de la cellule VD-MOSFET de notre composant. L'étude réalisée peut être transposable aux autres BTFA du composant. Dans la partie précédente, nous avons vu que cette cellule pouvait être modélisée par un schéma équivalent (voir figure suivante) :
Figure 3-11: schéma équivalent de la cellule VD-MOSFET
Nous pouvons diviser ce modèle en trois grandes parties :
• le canal avec la zone de tenue en tension
• trois capacités parasites
• le bipolaire NPN parasite et le « court-circuit » base/émetteur
• Nous avons vu dans la partie 3.2.1 que chacune de ces parties peut être modélisée de plusieurs façons :
• le canal : source de courant ou tout ou rien
• la zone de tenue en tension : résistance à valeur fixe, fonction de la technologie ou fonction de la technologie et de l'état du transistor
• trois capacités parasites à valeur fixe, fonction de la technologie, ou fonction de la technologie et de l'état du transistor
ou fonction de la technologie et de l'état du transistor
Nous pouvons constater certaines redondances. En effet, le modèle résistance à valeur fixe utilisé pour la zone de tenue en tension et la partie porte canal sont du type U = R x I avec la valeur de R donnée par l'utilisateur. Par conséquent, le même modèle (fichier) sera utilisé pour ces éléments.
Il n'en est pas tout à fait de même pour les capacités. Regardons plus en détail ce bloc de trois capacités. Nous avons dit qu'il était possible de les modéliser de trois façons différentes : fixe, fonction de la technologie et enfin, fonction de la technologie et de l'état du composant. La solution fixe consiste en l'assemblage de trois capacités classiques directement dans le BFTA de la cellule VD-MOSFET. Dans le deuxième cas, les trois capacités sont fonction de la technologie du composant. Nous trouverons donc une capacité de jonction (Drain/Source) et deux capacités d'oxyde (Grille/Drain et Grille/Source). Nous ferons donc l'assemblage de ces capacités directement dans le BTFA de la cellule VD-MOSFET. Enfin, le troisième cas de figure qui détermine les trois capacités en fonction de la technologie et de l'état du composant, impose plus de contraintes. En effet, les relations [AUBARD,VERNEAU] entre celles-ci sont fortement liées, ce qui implique leur modélisation dans un même et unique modèle.
Nous pouvons donc maintenant lister les éléments que nous devrons modéliser :
• un interrupteur tout ou rien
• une source de courant du canal
• une résistance à valeur fixe
• une résistance à valeur fonction de la technologie
• une résistance à valeur fonction de la technologie et de l'état du transistor
• une capacité à valeur fixe
• une capacité structure MIS
• une capacité de jonction
• un bloc trois capacités parasites fonction de la technologie et de l'état du transistor
• un bipolaire NPN parasite
Ces éléments sont considérés comme des BTFE car ils ne sont constitués que d'un seul « composant » de base.
3.2.2.3.4 Normalisation des noms des paramètres
Afin de réaliser l'assemblage des modèles, nous avons vu que des associations de paramètres sont à réaliser. Afin de faciliter l'écriture et la lecture des modèles constituant CAPsis, nous avons fait le choix de définir une normalisation des paramètres des modèles.
Figure 3-12: cotation de cellule VD-MOSFET
Cette représentation présente les diverses cotes utiles pour la modélisation et quelque une utiles pour la création des masques de cette cellule.
Nous pouvons trier ces dimensions en deux familles : géographique (horizontale) et géologique (verticale ). De plus, des paramètres géologiques, tel que les dopages, devont être ajoutés.
Nous pouvons trier les paramètres en diverses familles :
• épaisseur : détermine la hauteur d'un matériau en surface du silicium
• profondeur : définie les dimensions verticales dans le silicium
• largeur/longueur : définie les dimensions horizontales
• niveau de dopage
Nous avons fait le choix d'écrire les paramètres sous la forme : X_YYY
avec X : famille du paramètre et YYY nom du paramètre choisi par le concepteur.
Dans un soucis de simplification d'écriture, nous avons associé une abréviation à chacune des familles :
• Épaisseur : h_
• Profondeur : d_
• Largeur : w_
Le nom des jonctions suivra une normalisation particulière permettant leur identification plus rapide. Ainsi les jonctions seront notées sous la forme : d_jAbCd avec :
• d pour la famille profondeur
• j pour jonction
• A la polarité (N ou P) du 1er dopant
• b pour différencier les zones de mêmes polaritées
• C pour la polarité (N ou P) du 2ème dopant
• d pour différencier les zones de mêmes polarités
Les dopages suivront la logique de notation des jonctions et seront donc indiqués par Ab comme pour les jonctions.
3.2.2.3.5 Définition des BTFE
Nous avons présenté précédemment les éléments des divers niveaux. Nous allons maintenant nous pencher sur leurs définitions. Toutefois, du fait de l'assemblage des modèles, nous devons commencer par définir les niveaux les plus bas. En effet, ce sera le besoin du niveau du dessous qui permettra la définition d'un niveau supérieur.
C'est pour cette raison que nous commencerons par définir tous les éléments du niveau BTFE identifiés au paragraphe 3.2.2.3.3.
Nous avons vu que les modèles VHDL-AMS sont définis en deux parties : l'entity et l'architecture. Afin d'écrire nos modèles, nous allons définir les éléments de chacune des parties.
Nous allons nous attarder sur la définition de l'entity car c'est elle qui permettra l'assemblage. Le tableau ci-dessous présente chaque BFTE avec ses paramètres et ses bornes.
BTFE Paramètres Bornes
Canal tout ou rien A, B, commande
Canal source de courant w_canal, l_canal, Pm, h_ox Grille, drain, source
Résistance Resistance Plus, moins
Résistance série technologie w_intercell, w_canal, Pm, Nm, d_Nm,
p_jnppm Drain, source, com
Résistance série technologie variable
w_intercell, w_canal, Pm, Nm, d_Nm, p_jnppm
Drain, source, com
Capacité fixe Capacite Plus, moins
Transistor bipolaire parasite Pm, Nm, Np, d_pm, d_np, l_base, surface Base, Collecteur, Emetteur
3 Capacités variables w_intercell, w_cell, w_canal, l_canal, Pm,
Nm, d_Nm, h_ox, l_rec Grille, Drain, Source, com
Résistance pincée variable Np, Nm, Pm, p_jnppm, p_jpmnm, l_res,
w_res
Plus, moins, Vsuperieur, Vinferieur
Tableau 3.1: Paramètres et bornes des BTFE de la cellule VD-MOSFET
3.2.2.3.6 Définitions des BFTA
Nous avons vu précédemment que notre composant était composé de divers BTFA. Toutefois nous allons nous attacher à réaliser le BTFA de la cellule VD-MOSFET. En effet, celle-ci constitue le cœur de notre composant et demande donc une réelle modélisation pour permettre le dimensionnement. Ce dernier permettra de garantir le fonctionnement du composant.
Possédant la définition de tous les BTFE utiles pour créer notre cellule VD-MOSFET, nous pouvons définir le niveau cell du VD-MOSFET qui servira à l'assemblage de ces blocs. Pour cela, comme nous l'avons fait pour les éléments du niveau BTFE, nous devons définir les paramètres et les bornes qui constituent le BTFA « cellule VD-MOSFET ».
Les paramètres qui caractérisent un BTFA sont utilisés directement ou indirectement (via des calculs intermédiaires) par les BTFE constituant le BTFA. Pour cela, nous allons déterminer l'emplacement réel dans la cellule de chaque BTFE. La liste des paramètres de chacun des BTFE associés à leur emplacement nous permettra de déterminer les paramètres qu'il sera utile de définir pour renseigner tous ceux des BTFE.
La figure ci-dessous présente les BFTE que nous avons définis dans la cellule VD-MOSFET.
Figure 3-13: modélisation par découpage en BTFE de la cellule VD-MOSFET
Nous avons donc identifié les paramètres de la liste ci-dessous afin de pouvoir renseigner tous les paramètres des BFTE :
• w_cell : Largeur de cellule (cm)
• w_canal : longueur de la cellule (cm)
• l_canal : longueur de canal (cm)
• nbre_cell : nombre de cellule qui compose le VD-MOSFET. Ce paramètre servira principalement
pour la réalisation du masque
• Pm : dopage P moins (cm-3)
• Nm :dopage N moins (cm-3)
• h_ox : épaisseur oxyde de grille (cm)
• d_Nm : épaisseur de la zone de tenue en tension (cm)
• p_jnppm : profondeur de la jonction Nplus Pmoins (cm)
• Cgs_fixe : valeur de la capacité grille source pour le modèle fixe (F)
• Cds_fixe : valeur de la capacité drain source pour le modèle fixe (F)
• Cgd_fixe : valeur de la capacité grille drain pour le modèle fixe (F)
• rdson_fixe : valeur de la résistance série pour le modèle fixe (Ω)
Nous possédons maintenant le modèle de la cellule VD-MOSFET, nous pouvons maintenant passer à la réalisation de notre composant.
3.2.2.3.7 Définition du composant
Afin de répondre aux contraintes énoncées précédemment, nous avons défini la géographie générale de notre composant comme l'illustre la figure suivante :
Figure 3-14: géographie générale du composant VD-MOSFET souhaité
Nous pouvons constater que ce composant est constitué de divers éléments, des cellules VD-MOSFET, des plots de contact des amenées de grille et d'une périphérie pour la tenue en tension. Chacun de ces éléments sera un BTFA à par entière.
Ce composant sera simplement défini par la taille de sa puce et la dimension allouée à la zone auxiliaire. Ce choix contraindra donc l'ensemble des autres dimensions des BTFA.
Les paramètres de notre composant sont donc :
• largeur_puce (cm)
• hauteur_puce (cm)
• hauteur_aux (cm)
De plus, nous avons vu précédemment que notre modèle comportera un assemblage d'éléments. Parmi eux, la résistance série de la zone de tenue en tension et les capacités parasites pourront être choisies fixes et définies par l'utilisateur. Nous pouvons donc ajouter les paramètres suivant à notre modèle :
• Cgs_fixe (F)
• Cds_fixe (F)
• Cgd_fixe (F)
• Rdson_fixe (Ω)
Ces paramètres apparaîtront dans la partie entity:generic de notre modèle VHDL-AMS. De plus, nous renseignerons, dans la partie entity:port, les trois bornes de connexion que sont : la grille, la source et le drain.
La partie architecture ne comportera aucune équation, mais seulement les instances des divers BTFA de notre modèle. Afin de pouvoir réaliser leur assemblage, il sera créé plusieurs bornes (terminaux) internes que l'utilisateur ne verra pas. Dans notre cas, seul le BTFA de la cellule du VD-MOSFET sera réalisé.
Nous avons fait le choix d'un nombre de paramètres réduit pour le composant VD-MOSFET par rapport au BTFA de la cellule VD-MOSFET. Toutefois, la géologie est complètement définie par la filière technologique via le package. De plus, les données géographiques seront pour la plupart choisies fixes, excepté la largeur du canal (w_canal) et le nombre de cellules (nbre_cell), afin de créer les zones actives. Nous devons donc déduire les valeurs de ces paramètres à l'aide de calculs. Pour cela, nous déduirons la surface de la zone active à remplir de cellules VD-MOSFET à l'aide des dimensions de la puce.
3.2.2.4 Conclusion
Nous avons donc vu comment découper un modèle en plusieurs niveaux afin de capitaliser les parties réutilisables. Puis, nous avons expliqué une méthode pour assembler et faire le lien entre les différents niveaux à l'aide du VHDL-AMS. Nous pouvons constater que pour le moment un concepteur utilisera des modèles en n'influant que sur les paramètres ; il ne pourra en aucun cas intervenir sur la structure ou la précision du dit modèle.