La contrainte mécanique est un levier technologique indispensable pour améliorer les
performances des transistors CMOS. Actuellement, une large gamme de techniques permettant
d’introduire et de contrôler le niveau de contrainte dans les canaux de conduction des transistors
MOSFETs est apparue dans les procédés microélectroniques. La contrainte introduite par le
procédé provoque une déformation du cristal, et modifie par conséquent les performances
électriques.
I.2.1. Bref historique
Jusqu’aux années 80, la contrainte mécanique a, longtemps, été synonyme de défauts
ponctuels (ex. : lacunes, impuretés) [Garros 09] ou d’étendus de dislocations dans les matériaux
microélectroniques, et de délaminations de couches [Rochette 08]. Ce n’est que depuis une
vingtaine d’années que les industries semiconductrices ont commencé à exploiter son influence sur
la mobilité afin d’améliorer les performances des transistors MOSFETs [Thompson 02] [Ghani
03]. La contrainte modifie la structure de bande du semi-conducteur, ce qui implique à la fois une
modification de l’énergie de la bande interdite ainsi qu’une levée de dégénérescences des bandes
(conduction et valence), en réduisant la probabilité d’interaction entre les porteurs et les phonons
(cf. chapitre II).
De manière générale, deux familles de contraintes peuvent être générées au moment de la
fabrication de dispositifs MOSFETs. D’une part les contraintes mécaniques non-intentionnelles
qui sont générées systématiquement tout au long des étapes de procédé. Ces contraintes
mécaniques ont différentes origines, telles que le polissage mécano-chimique (connu sous le nom
CMP = Chemical-Mechanical Polishing), les implantations ioniques, les recuits thermiques, les
oxydations et les contraintes intrinsèques qui dépendent quant à elles des conditions du dépôt. Le
deuxième type s’appuie sur les contraintes induites volontairement par le procédé de fabrication
afin d’améliorer les performances de ces dispositifs, comme l’utilisation de substrat contraint : sSOI
ou SiGeOI. Nous parlons alors d’ingénierie des contraintes (cf. figure I.6).
Chapitre I : La contrainte mécanique en microélectronique : un paramètre clé de l’amélioration des
performances
25
Figure I.6. Schéma illustratif des
contraintes induites par le procédé de fabrication. Les éléments utilisés pour introduire des contraintes intentionnelles dans le canal sont indiqués en rouge.
I.2.2. Contrainte thermique
Ce type de contrainte est responsable de la partie la plus significative des contraintes
mécaniques non-intentionnelles, puisque la plupart des étapes du procédé CMOS sont suivies
généralement de plusieurs cycles de recuit (ex. : dépôt d’oxyde STI). En effet, l’origine de la
déformation est due à la fois à la différence entre les coefficients de dilatation thermique entre les
différents matériaux et à la température.
D’un point de vue théorique, le dépôt d’un film mince (d’épaisseur faible) à une température
donnée (notée T
dep) sur un substrat épais (ex. : silicium) fait apparaître des contraintes mécaniques
dans le film lors du retour à la température ambiante (T
amb). La déformation du film (supposé
libre) dans le plan (notée 𝜀
𝑓) correspond au produit de son coefficient de dilatation thermique α
favec l’écart de température ΔT (T
dep− T
amb). Elle s’écrit :
ε
f= α
f× ΔT (I.17)
Systématiquement, la déformation du substrat supposé libre (notée ici 𝜀
𝑠) peut s’écrire :
ε
s= α
s× ΔT (I.18)
avec α
sle coefficient de dilatation thermique du substrat.
En raison de l’épaisseur très élevée du substrat, le film déposé n’est toutefois pas libre de
se relaxer, on dit que le substrat impose sa rigidité (figure I.7). Cela entraîne une déformation
résiduelle dans le film, qui est la différence entre la déformation du film et celle du substrat (ε
f−
ε
s). En appliquant la loi de Hooke, nous pouvons remonter à l’état de contrainte.
Chapitre I : La contrainte mécanique en microélectronique : un paramètre clé de l’amélioration des
performances
26
Figure I.7. Représentation
schématique d’un film d’épaisseur 𝑡𝑓
déposé sur un substrat d’épaisseur 𝑡𝑠, où tf≪ ts. Ici, le film déposé est en compression.
Il est également expérimentalement possible de déterminer la contrainte résiduelle dans les
films déposés en fonction de la courbure de la bicouche film/substrat, qui est une grandeur
macroscopique facilement accessible par l’intermédiaire de sa déflexion [Stoney 09]. Reste à
souligner qu’une contrainte supplémentaire intrinsèque, difficile à prédire théoriquement, peut être
introduite selon les techniques de dépôts utilisées (ex. : PVD, ALD, …), qui s’ajoute à la contrainte
d’origine thermique.
I.2.3. Contrainte intentionnelle
Un autre procédé de dépôt consiste à faire croître un matériau (cristallin) par épitaxie sur
un substrat ou pseudo-substrat, dont les paramètres de maille sont différents. L’origine de la
contrainte est due ici au désaccord de maille entre le substrat et la couche déposée. Elle est d’autant
plus élevée que le désaccord de maille entre les deux matériaux est important.
Figure I.8. Représentation
schématique du désaccord de maille entre le silicium et le germanium lors de l’épitaxie d’une couche mince de silicium sur un pseudo-substrat de SiGe relaxé.
Comme nous le voyons sur la figure I.8, nous pouvons obtenir par exemple un silicium
contraint en épitaxiant une couche mince de silicium sur un substrat relaxé de SiGe. Le silicium
épitaxié est en tension bi-axiale. Le paramètre de maille des alliages SiGe (noté a
SiGe) dépend de
la concentration en germanium. Plus la concentration en germanium est élevée, plus le paramètre
de maille est grand. Selon la loi de Vegard du premier ordre, ce paramètre de maille peut être
modélisé en fonction de la fraction molaire du germanium x comme :
SiGe relaxé (rSiGe) arSiGe arSi Si relaxé (rSi) arSiGe=atSi Épitaxie de Si Silicium en tension (tSi: σ>0)
Chapitre I : La contrainte mécanique en microélectronique : un paramètre clé de l’amélioration des
performances
27
a
SiGe= a
Si(1 − x) + a
Gex (I.19)
avec 𝑎
𝑆𝑖𝑒𝑡 𝑎
𝐺𝑒les paramètres de maille respectifs du silicium et du germanium. Il est important
de préciser qu’il existe d’autres équations, d’ordre supérieur, plus précises, permettant de calculer
le paramètre de maille des alliages SiGe en fonction de la fraction x de germanium [Richard 03]
[Fischetti 96].
En pratique, le calcul de la contrainte résiduelle dans la couche épitaxiée nécessite de
calculer d’abord le tenseur de déformation associé à cette couche, et d’appliquer ensuite la loi de
Hooke. La déformation de la couche de silicium dans le plan de croissance est égale à l’écart relatif
de la valeur de son paramètre de maille par rapport à l’état relaxé :
Δa
SiGea
SiGe=
a
SiGe− a
Sia
Si(I.20)
Si le plan de croissance est le plan (001) du silicium, la déformation longitudinale ε
//dans
le plan de croissance des couches peut être exprimée dans le système d’axes cristallographiques
([100], [010] et [001]) par :
ε
//= ε
11= ε
22= Δa
SiGea
SiGe(I.21)
Tandis que la déformation transverse (notée ε
⊥) perpendiculaire au plan de croissance est
de la forme (résultat obtenu en minimisant l’énergie élastique emmagasinée dans la couche) :
ε
⊥= ε
33= −2C
12SiGe
C
11SiGeε
//(I.22)
avec C
ijSiGeles constantes élastiques du matériau SiGe, exprimées par :
C
ijSiGe= (1 − x)C
ijSi+ xC
ijGe(i = 1 et j = 1,2) (I.23)
En appliquant la loi de Hooke et en supposant que la composante 𝜎
⊥= 0, il est possible
de remonter au tenseur des contraintes, dont σ
//est la contrainte bi-axiale dans le plan (001). Son
expression peut se mettre sous la forme analytique suivante :
σ
//= σ
11= σ
22= ε
⊥C
12SiGe+ ε
//(C
11SiGe+ C
12SiGe) (I.24)
Par convention, une contrainte de signe positif indique une contrainte en tension, tandis
qu’une contrainte négative correspond à une compression.
Chapitre I : La contrainte mécanique en microélectronique : un paramètre clé de l’amélioration des
performances
28
I.3. EXEMPLES D’INTEGRATION DE LA CONTRAINTE DANS LE
Dans le document
Compréhension de l'apport des contraintes mécaniques sur les performances électriques des transistors avancés sur SOI
(Page 31-35)