Uma maneira de compensar os efeitos lineares e não-lineares na propagação do sinal óptico seria utilizar uma fibra em que as constantes 𝛼, 𝛽2 e 𝛾 tivessem o sinal
contrário. Assim, considerando a ausência de ruído na transmissão, seria possível recuperar exatamente o sinal. Esse método é conhecido como propagação reversa. Como exemplo, pode-se citar o uso de DCFs para compensação da dispersão cromática. Neste caso, é um método de propagação reversa no domínio óptico.
A propagação reversa pode ser aplicada ao inverter os parâmetros da equação de propagação NLSE: 𝜕𝐸(𝑧, 𝑡) 𝜕 − 𝑧 = + 𝛼 2𝐸(𝑧, 𝑡) + 𝑗 𝛽2 2 𝜕2𝐸(𝑧, 𝑡) 𝜕𝑡2 − 𝑗𝛾|𝐸(𝑧, 𝑡)| 2 𝐸(𝑧, 𝑡), (4.24) A inversão dos parâmetros para simular uma propagação reversa na fibra, no do- mínio digital, é conhecida por DBP. Pode-se utilizar diferentes métodos numéricos para resolver essa equação (assim como foi mostrado para a propagação do sinal na sessão 4.1.1). Dois métodos numéricos são destacados para resolver a equação do DBP: SSFM e as séries de Volterra. Como o primeiro método digital em sistemas ópticos com DBP foi feito com SSFM o nome ficou associado. Ou seja, quado se fala de DBP, normalmente está implícito o uso do método numérico SSFM. Assim, nessa tese será utilizado dessa maneira. As séries de Volterra não serão tratadas aqui.
O primeiro trabalho utilizando o DBP em comunicações ópticas foi feito empre- gando pré-compensação no lado do transmissor (ROBERTS et al., 2006). Posteriormente, com o uso de detectores coerentes, foi utilizado no receptor (IP et al., 2011). O uso do DBP no transmissor ou no receptor são equivalentes quando considerado um canal sem ruído. Entretanto, devido a requerimentos de precisão e resolução do DAC, geralmente são utilizados no receptor.
A solução da equação (4.24), utilizando o SSFM, é a mesma que foi apresenta para a propagação do sinal (equações (4.20) e (4.22)), mas com o sinal das constantes de propagação invertido. A solução completa é:
𝐸(0, 𝑡) = 𝑁𝑝𝑎𝑠𝑠𝑜𝑠−1 ∏︁ 𝑛=0 [ℱ−1{𝑒𝑥𝑝[+𝛼 2 − 𝑗ℎ 𝛽2 2𝜔 2]𝐸(𝑍 − 𝑛ℎ, 𝜔)} ⏟ ⏞ Estágio Linear × (4.25) 𝑒𝑥𝑝[−𝑗ℎ𝑒𝑓 𝑓𝛾|𝐸(𝑍 − 𝑛ℎ, 𝑡)|2]𝐸(𝑧, 𝑡)] ⏟ ⏞ Estágio não-linear ,
Capítulo 4. Efeitos Não-Lineares na Transmissão Óptica 57
onde ℎ𝑒𝑓 𝑓 tem a mesma definição de 𝑍𝑒𝑓 𝑓(𝑧) apresentado anteriormente:
ℎ𝑒𝑓 𝑓 = 𝑍𝑒𝑓 𝑓(𝑧) =
1 − 𝑒𝑥𝑝(−𝛼𝑧)
𝛼 (4.26)
Nesse caso apenas uma polarização está sendo considerada. Para o caso onde exis- tem duas polarizações (mais comum nas transmissões atuais) a equação precisar ser leve- mente alterada pela simplificação proposta por Manakov, como foi mostrado nas equações (4.10) e (4.11) (AGRAWAL, 2007). Assim a equação fica:
𝐸𝑥/𝑦(0, 𝑡) = 𝑁𝑝𝑎𝑠𝑠𝑜𝑠−1 ∏︁ 𝑛=0 [ℱ−1{𝑒𝑥𝑝[+𝛼 2 − 𝑗ℎ 𝛽2 2𝜔 2]𝐸 𝑥/𝑦(𝑍 − 𝑛ℎ, 𝜔)} ⏟ ⏞ Estágio Linear × (4.27) 𝑒𝑥𝑝[−𝑗ℎ𝑒𝑓 𝑓𝛾 8 9[|𝐸𝑥(𝑍 − 𝑛ℎ, 𝑡)| 2+|𝐸 𝑦(𝑍 − 𝑛ℎ, 𝑡)|2]]𝐸(𝑧, 𝑡)] ⏟ ⏞ Estágio não-linear ,
O método de propagação reversa depende da precisão dos parâmetros da fibra. Por- tanto, a incerteza desses parâmetros, a presença de ruído óptico e elétrico e a imperfeição do canal, faz com que a compensação seja limitada.
A figura 23 mostra um fluxograma das sequências tomadas para a equação (4.27), assumindo apenas um passo do algoritmo e uma polarização sendo transmitida (X ou Y).
Capítulo 4. Efeitos Não-Lineares na Transmissão Óptica 58
59
5 Circuitos Integrados de Aplicação Especí-
fica
Os algoritmos apresentados nas seções anteriores são normalmente validados, em um primeiro momento, por um processamento off-line. Para isso, utiliza-se uma lingua- gem de alto nível, como por exemplo, MATLAB ou Python. Os dados utilizados para validação podem vir tanto de simulações como de experimentos. Neste último caso, os dados são armazenados para serem processados posteriormente. Apesar desses cuidados, em produtos comerciais esses algoritmos serão utilizados em tempo real. Portanto, há a necessidade de um processo para tornar esses algoritmos funcionais em tempo real.
As opções mais utilizadas para fazer uma aplicação em tempo real de circuito integrado são: Arranjo de Portas Programável em Campo (FPGA - Field-programmable
gate array) e ASIC. Entretanto, para sinais de altíssimas velocidades em comunicações
óptica coerente (maiores que 100 Gb/s) apenas o ASIC tem a capacidade para absor- ver os algoritmos considerando as atuais tecnologias de semi-condutores. Para justificar a exclusividade vamos olhar um exemplo de um sinal PDM-16QAM com uma taxa de símbolo igual a 32 GBd (256 Gb/s), com formato de pulso sem retornar ao zero (NRZ -
non-return-to-zero) e com uma banda no ADC de 32 GHz. Segundo o teorema da amostra-
gem de Nyquist são necessárias no mínimo duas amostras por símbolo para representá-lo totalmente no domínio digital. Assim, um ADC precisaria ter, no mínimo, uma taxa de amostragem de 64 Gamostras/s.
Existem soluções paralelas e seriais para aplicações de circuitos integrados. Con- siderando uma aplicação serial desses algoritmos (cada amostra é processada por vez) seria necessário um relógio com taxa de amostragem de 64 GHz na aplicação de circuito integrado, tanto FPGA como ASIC. Tais velocidades de amostragem são impraticáveis nos dias de hoje. Mesmo que essas velocidades pudessem ser atingidas ainda teriam outros problemas. Por exemplo, o período de relógio para realizar uma operação seria de apenas 15,6 ps ( 1
64𝐺𝐻𝑧). Na tecnologia CMOS FinFET de 16 nm (estado da arte em ASIC) um
multiplexador (MUX ) tem um atraso médio de 120 ps. Em outras palavras, não teria tempo suficiente no período de relógio para realizar essa operação. Isso desconsiderando operações mais complexas.
Outro problema da alta taxa de amostragem é o consumo de potência. A potência é proporcional a frequência de amostragem (HENNESSY; PATTERSON, 2011). Depen- dendo dos interesses, às vezes é necessário reduzir a taxa de amostragem com o intuito de reduzir a potência.
Capítulo 5. Circuitos Integrados de Aplicação Específica 60
A solução para diminuir a taxa de amostragem é o paralelismo. Se, por exemplo, fosse escolhido um paralelismo de 128 amostras, isso diminuiria a taxa de amostragem para 500 MHz (64𝐺𝐻𝑧128 ), em troca do aumento de área física do chip. Para isso também deve ser considerado o desempenho dos algoritmos que pode se alterado devido ao paralelismo. Outra dificuldade no processo de tornar os algoritmos viáveis em um processa- mento de tempo real é o tamanho deles. Existem algumas maneiras de medir esse tama- nho. Uma delas é pela área. Pode-se utilizar também o número de portas lógicas ou o número de transistores contido no circuito integrado. A inter-relação entre portas lógicas e transistores pode ser feita considerando uma porta lógica sendo a porta NAND de duas entradas (SMITH, 2008). Assim, como uma porta NAND de duas entradas é composta aproximadamente por 4 transistores a relação fica:
𝑁𝑇 𝑟𝑎𝑛𝑠≈ 𝑁𝑃 𝑜𝑟𝑡𝑎× 4 (5.1)
onde 𝑁𝑇 𝑟𝑎𝑛𝑠 é o número de transistores e 𝑁𝑃 𝑜𝑟𝑡𝑎 é o número de portas lógicas.
Em ASIC a comparação entre dois designs é feita utilizando, normalmente, o nú- mero de portas lógicas. Em FPGA não há uma equivalência. Alguns fabricantes tentaram utilizar o termo "system gates", mas não há uma definição clara da relação entre isto e portas lógicas. Existem diversas regras práticas para a conversão, mas são estimativas grosseiras (MAXFIELD, 2004).
Mesmo não existindo um número equivalente a portas lógicas em FPGA, o que habilitaria uma métrica para escolher entre FPGA ou ASIC, pode-se considerar o projeto de comunicações ópticas de altíssimas velocidades mostrado em (CRIVELLI et al., 2012). Neste projeto, chega-se a 40 milhões de portas lógicas, sem o processamento de não- linearidades e uma compensação de dispersão cromática com uma FFT de apenas 512 pontos (CRIVELLI et al., 2012). Assim sendo, é uma quantidade extremamente alta de portas lógicas que inviabiliza o projeto em FPGA. Ademais, para uma mesma aplicação, a FPGA consome mais potência que um ASIC.
Por todos esses motivos, os DSPs desenvolvidos para comunicações ópticas de altíssimas velocidades são feitos em ASIC.