Chapitre III : Caractérisations des défauts dans les HEMTs
IV- 3) Etude des HEMTs AlInN/GaN de la plaque AEC1561
IV-3) Etude des HEMTs AlInN/GaN de la plaque AEC1561
Comme il a été mentionné dans le chapitre 1, une grande partie de la recherche sur les HEMTs à grand gap est actuellement axée sur la substitution de la barrière AlGaN par une barrière AlInN. La motivation pour un tel changement, au moment où les HEMTs AlGaN/GaN commencent à être commercialisés et prêts pour l’utilisation, est due aux performances prometteuses montrées par la filière AlInN. Toutefois, bien que ses performances soient tout à fait respectables et que certaines sont comptées parmi les meilleures rapportées dans la littérature, d’importants progrès dans la qualité cristalline des matériaux doivent être accomplis pour améliorer les performances et la stabilité de ces dispositifs. A ce jour, l’étude des défauts dans ce système d’hétérostructure reste très limitée. En général, les pièges à la fois dans la couche barrière et dans la couche tampon ainsi qu’à l’hétérointerface sont des sites dans lesquels les porteurs peuvent être attirés, entraînant des effets de grilles virtuelles, des réductions de courant et des dispersions en fréquence. Les dislocations sont connues comme des centres qui peuvent collecter ces pièges et former d’autres complexes [35, 36].
L’analyse faite en DLTS courant dans cette partie nous a permis d’avoir une idée sur la nature et le rôle des défauts présents dans les composants à base d’AlInN. La figure III.27 montre un spectre DLTS, sur un composant FATFET, effectué à trois différentes fenêtres de mesures. La polarisation sur le drain était maintenue à 1.5 V et la durée de remplissage à 1 s.
La signature extraite à partir du diagramme d’Arrhenius donne une énergie d’activation de 0.36 eV et une section efficace de capture de 1.4x10-19 cm2. A notre connaissance, dans la littérature, aucun niveau similaire n’a été observé jusqu’alors dans les hétérostructures à base d’AlInN/AlN/GaN.
Pour déterminer la nature de ce défaut, les mêmes méthodes de mesures effectuées sur les structures AlGaN/GaN ont été employées. L’évolution du pic du défaut avec le temps de remplissage sur la figure III.28 montre une augmentation du signal à partir d’une durée d’impulsion relativement longue (10 ms). L’amplitude continue à croitre jusqu’à une durée de 10 s. A nouveau, cette dépendance logarithmique du signal est typique de l’émission provenant des dislocations.
Figure III.27 : (a) Spectres DLTS en courant-coefficient b1- d’un FATFET AlInN/AlN/GaN (AEC1561). Les tensions inverses et de remplissage sont respectivement égales -2 V et 0 V et la tension sur le drain est de 1.5 V. La durée du remplissage est de 1 s. Les mesures sont faites pour trois fenêtres de mesures
différentes, 100 ms, 500 ms et 1 s. Le diagramme d’Arrhenius (b) permet d’extraire une énergie d’activation de 0.365 eV.
L’étude approfondie des conséquences de ces dislocations sur le comportement de la Schottky sera traitée dans la chapitre IV où nous allons montrer que ce type de pièges participe au courant de fuite sous la grille. Le modèle que nous présenterons montrera que le transport via ces dislocations est dominé par l’effet Poole-Frenkel. Cet effet est également fortement présent dans les HEMTs AlGaN/GaN.
Revenons maintenant aux résultats démontrés précédemment en DLTS courant sur les structures AlGaN/GaN. Nous avons montré l’existence d’un niveau de dislocation à 0.31 eV qui provient de la couche tampon et qui traverse la couche barrière. Ce résultat est a priori semblable à celui illustré dans les structures AlInN/AlN/GaN. Pour confirmer ce point, nous avons comparé les spectres en DLTS courant des deux types de structures. La figure III.29 montre une coïncidence des deux spectres avec un léger shift du pic L1 vers les hautes températures qui correspond à la structure à base d’AlInN. Ce décalage induit une différence de 55 meV en énergie. Certaines hypothèses peuvent expliquer cette faible différence en énergie. En effet, appliquer des tensions inverses proches du pincement, pour dépiéger les défauts à l’interface, nécessite un plus fort champ électrique dans le cas des structures à base d’AlGaN que dans les structures à base d’AlInN. Par conséquent, l’effet Poole-Frenkel est plus marquant dans le premier cas. De plus, nous avons remarqué que le désaccord de maille à l’interface AlGaN/GaN provoque une polarisation piézoélectrique qui favorise encore plus l’émission des pièges assistés par le champ électrique. Ce phénomène est beaucoup moins marqué dans le cas des HEMTs AlIN/AlN/GaN vu que l’accord de maille est un grand avantage pour minimiser cet effet et garder un bon confinement des porteurs du gaz 2D.
Figure III.29 : Comparaison des spectres DLTS en courant des FATFET AlGAN/GaN et AlInN/AlN/GaN pour une fenêtre de mesure de 1s.
Nous avons conclu dans la partie précédente que le défaut E2 provient des dislocations dans la couche tampon et qu’il traverse la couche barrière jusqu'à la surface. La même nature du défaut L1 nous laisse dire que ces centres existants dans la structure à base d’AlGaN provoquent les mêmes conséquences sur la dégradation des HEMTs à base d’AlInN, voire plus dramatiques au niveau du courant de fuite sous les contacts Schottky. Nous montrerons également dans le chapitre suivant que ce niveau de dislocation qui traverse la couche barrière AlInN peut induire un important courant de fuite.
En comparant les spectres DLTS, nous remarquons l’absence du pic H1 dans les structures à base d’AlInN. Ceci vient confirmer un avantage de ces composants par rapport aux HEMTs à base d’AlGaN. En effet, ces nouveaux composants semblent d’ores et déjà des bons successeurs pour s’affranchir des effets du « gate lag » par rapport à leurs prédécesseurs. Les derniers travaux effectués ont montré que la réduction du « gate lag » vient de la réduction des effets des grilles virtuelles qui est directement lié aux nombres de porteurs piégés à la surface du semi-conducteur ou à l’intérieur de la barrière. Ces grilles virtuelles qui étaient amplifiées dans le cas des HEMTs AlGaN à cause du champ piézoélectrique, sont de moins en moins actives puisque ce champ est minimisé dans les structures à base d’AlInN [37, 38, 39]. Kuzmik a montré que l’insertion de la couche mince d’AlN au cours de la croissance provoque une diminution du champ électrique dans la barrière et par conséquent une baisse du taux de génération des défauts de surface.
L’étude des pièges dans les dispositifs nous conduit naturellement à une discussion de leur fiabilité. En effet, lorsque le composant est sous polarisation, notamment dans le cas des nitrures à caractère piézoélectrique, la dégradation peut évoluer avec l’apparition des défauts supplémentaires dans la structure. A ce titre, le paragraphe suivant sera dédié à l’étude de certains mécanismes physiques provenant des tests de vieillissement accélérés des composants.
V) Etude de la fiabilité des HEMTs à base de GaN
La fiabilité des dispositifs à base de GaN représente le plus grand obstacle face à la commercialisation de cette technologie. Bien que de grands progrès aient été réalisés, dans la mesure où certains constructeurs sont satisfaits d’une durée de vie supérieure à 107
heures [40, 41], quelques problèmes majeurs restent à résoudre dans la fabrication. En effet, la durée de vie des composants provenant d’une même plaque diverge [42, 43]. Le défi est donc de
pousser les dispositifs à atteindre de plus longues durées de vies avec le même taux d’échec pour toute une population de composants.
D’un point de vue statistique, la mesure de la fiabilité va permettre d’établir la reproductibilité d’un procédé. Ainsi, dans le domaine des composants, c’est le pourcentage de dégradation du composant par rapport à ses caractéristiques de départ qui va définir cette fiabilité.
Cependant, le problème de la fiabilité réside dans la difficulté d’interprétation à moins que les mécanismes spécifiques de dégradation soient bien reconnaissables. Dans le GaN, il semble y avoir plusieurs chemins de dégradation qui jouent un rôle prépondérant dans le dysfonctionnement des composants.
Afin de déterminer la durée de vie des composants, des tests de stress (ou tests de vieillissement) sont utilisés. Ils permettent d’estimer la durée de vie d’une population sans avoir recours à des temps de mesure élevés, grâce à une accélération du vieillissement des transistors. Divers essais peuvent dévoiler ces mécanismes de défaillance. Il s’agit de soumettre les composants à des conditions de polarisations spécifiques et des températures de tests relativement élevées mais raisonnablement choisies pour que la hausse des températures ne soit pas le seul mécanisme irréversible de défaillance.
Pour tirer des conclusions sur la dégradation au cours des tests de vieillissement, il est nécessaire d’étudier l’évolution des paramètres des transistors tels que le courant de saturation du drain (IDSS), la tension de pincement (Vp) ou la transconductance Gm. Notons qu’il est aussi important d’inclure d’autres paramètres tels que les résistances d’accès et les caractéristiques des contacts qui peuvent aider à identifier correctement les mécanismes de défaillance. Enfin, en plus de la contrainte électrique sur le dispositif, les essais environnementaux sur les composants encapsulés permettent de vérifier la robustesse du produit aux vibrations, à l’humidité, aux chocs (c'est-à-dire à la décharge électrostatique), à la pression…
Notre travail s’est focalisé sur deux aspects de dégradations qui peuvent être en liaison directe avec les mécanismes de génération de défauts par ces tests. Le premier sera l’évolution du courant de saturation du drain (IDSS) avec le temps pour différentes températures de stress. Le second illustrera l’impact des tests de vieillissement sur le contact Schottky et sera présenté dans le chapitre suivant. Avant toute chose, nous allons présenter les résultats de dégradation des composants observés lors des tests de vieillissement qui nous permettront par la suite de mieux interpréter nos résultats.