Les enjeux et les défis de l’approche de conversion DC en utilisant l’aspect RC dans l’application PV – basse tension – peuvent être mieux appréciés suite à la mise en évidence des problématiques concernant les composants actifs et passifs à haute fréquence de découpage et haute température de fonctionnement. Au final, cette partie fait apparaitre que l’approche RC peut apporter une solution qui permettrait d’exploiter au maximum le potentiel actuel des transistors GaN basse tension. Ensuite la section veut montrer que la montée en fréquence est une opportunité du fait du couplage capacitif.
i. L’approche système/RC
Le but de RC est d’offrir une alternative à la logique de construction d’une structure de conversion spécifique pour chaque cahier des charges. Le principe est d’avoir une cellule de base qui sert alors
de brique élémentaire (building block) pour la réalisation de convertisseurs plus importants dont les
71
Cette cellule élémentaire doit être autonome au niveau de l’alimentation locale et de la commande, efficace, simple à mettre en œuvre et offrir des performances dynamique élevées. De ce fait, il est intéressant de noter que les cellules élémentaires ne sont pas dimensionnées en fonction d'une application précise, mais elles pourront être optimisées pour offrir le meilleur compromis, en favorisant l'intégration en fonction des caractéristiques technologiques. En effet, dans l’application PV, la conversion d’énergie consiste au transfert de puissance de la basse tension (module PV) à la haute tension (bus DC soit 400 V). Les composants GaN 200V (début de la thèse) interdisent un convertisseur statique unitaire à haute tension en sortie. Pour cette raison, le système RC dans lequel sont connectées un nombre fini – selon l’application et le rapport d’élévation – de structures de conversion, en parallèle à l’entrée et en série à la sortie, permet de revisiter les critères de tenue en tension des composants actifs.
A cette fin les enjeux et les défis de l’aspect RC sont introduits ci-après :
Le RC devient très intéressant pour l’amélioration du productible quand la granularité augmente suffisamment. Cet aspect sera illustré plus en détail dans le chapitre II.
Compatible avec l’utilisation des composants GaN basse tension standard, ce qui signifie que l’on n’a pas besoin d’avoir recours à des composants sur mesure ou de revenir à des technologies silicium pour la partie haute tension.
Le rapport de transfert proche de 1 dans chaque cellule élémentaire, ce qui permet :
o une meilleure efficacité dans le DAB dans les conditions optimales de fonctionnement (plus des détails dans le chapitre III).
o de profiter du couplage capacitif vis-à-vis d’une fréquence accrue de découpage si la plage de variation de tension entrée/sortie reste très étroite.
En basse tension et haute fréquence de découpage, le RC est plus compétitif en terme de rendement par rapport aux autres structures dans la même gamme de puissance [50], [17], [27].
Cette partie a présenté les enjeux et les défis de la mise en place du réseau de convertisseurs dans l’application PV afin de convertir de la puissance avec un fort rapport apparent de transfert.
ii. Composants grand gap GaN-HEMT
Emergeant en 2006, aujourd’hui les composants GaN-HFET occupent ou sont impliqués dans une grande partie des travaux de recherche en France et dans les autres pays dans le domaine d’électronique de puissance. Dans les travaux de thèse [31] et [37] et certaines autres thèses en cours au G2Elab comme les travaux de thèse de M. Van. Sang NEGUYEN et M. Clément FITA, les principes et l’état de l’art sur les composants GaN-HFET sont présentés de façons détaillées. On peut citer trois domaines principaux dans lesquels les composants GaN-HFET présentent un grand intérêt : montée en fréquence de découpage, grande compacité avec un fort taux d’intégration et fonctionnement à haute température. Actuellement EPC, GaN System, Panasonic, Transphorm, International Rectifier sont les fournisseurs majeurs des composants de puissance GaN. Dans ces travaux de thèse les composants GaN-EPC 200 V étaient les composants du commerce les plus accessibles et les plus fiables au moment du démarrage.
D’une manière générale les transistors de puissance GaN présentent des caractéristiques plus performantes que les composants classiques Si d’après leurs FdM de transistor (Figure I-30). De plus, les éléments parasites des transistors de puissance EPC sont réduits en mettant en œuvre la
72
puce nue dans la cellule de commutation. Comme déjà mentionné dans [31] et [51], pour un RDS
donné à l’état passant, en comparant avec les composants Si équivalents à tenue en tension égale, les transistors de puissance GaN présentent un gain de 20% sur la charge de grille, QGS, 10% sur la charge Miller, QGD, 50% sur la charge de sortie, QOSS, 5% sur l’inductance parasite de boîtier et enfin ne souffre pas de charge de recouvrement QRR car la diode-body n’existe pas. Par voie de conséquence les transistors GaN peuvent travailler à des fréquences élevées grâce à la très faible capacité parasite d’entrée et de sortie ainsi qu’à la haute mobilité des porteurs de charge.
Figure I-30 Comparaison de la FdM composant (RDS(on)·QG) entre différents types de transistors [37]
En outre, sans diode-body, la structure symétrique des composants GaN aboutit à un mécanisme bidirectionnel selon le mode de pilotage du composant. En effet le manque de diode-body dans la structure des composants GaN peut être compensé par un contrôle pertinent afin d’installer une conduction inverse [37] du composant de puissance (Figure I-31).
Figure I-31 Caractéristique statique en inverse de (a) composant 100V classique Si et GaN-EPC [37] et (b) composant 650V de GaN Systems [32]
73
Dans ce cas, l’absence de diode-body permet d’avoir un temps de recouvrement nulle ce qui autorise la montée en fréquence de découpage. Cependant, la structure latérale provoque des chutes de tension élevées pendant la conduction inverse, qui peut être plusieurs fois plus grande que la chute de tension dans la diode-body d’un MOSFET en silicium (Figure I-31). A cet effet l’ajout de diodes antiparallèles discrètes est possible mais non favorable car cela introduit des capacités parasites supplémentaires ainsi que des inductances parasites des pistes d’interconnexion au sein de la cellule de commutation. Cela peut conduire à sacrifier les temps de commutation et l'efficacité de commutation des composants GaN.
Dans la plupart des cas, un temps mort très court entre les transistors High-Side et Low-Side d’un demi-pont, permet d'améliorer le fonctionnement d'un composant de puissance GaN sans diode antiparallèle. D'un côté l'abaissement du temps mort en dessous d’une valeur critique se traduira par un court-circuit, un fort pic de courant et consécutivement des pertes supplémentaires. D’un autre côté en réglant le temps mort supérieur à une valeur minimale, ajutera des pertes additionnelles en conduction inverse. De ce fait des temps morts plus précis et spécifiques à l’état passant ou au contraire pour en conduction inverse sont essentiels pour atteindre un rendement élevé pendant la commutation. Les transistors de puissance GaN sont en mesure de supporter des temps de commutation dans la gamme de quelques nanosecondes grâce à leur faible capacité parasite entrée/sortie si et seulement si la maille de commutation est réduite au minimum. Cela exige un pilotage parfait et précis avec une précision de la nanoseconde sur la grille de chaque composant de puissance. Cela signifie une problématique supplémentaire qui se pose sur la commutation haute fréquence et la gestion de problèmes associés comme l’aspect CEM. En conséquence les transistors GaN demandent un circuit de commande locale, ou driver, spécifique et compte-tenu des fréquences et des fronts de signaux considérés ici, un ASIC1 est un choix raisonnable. Le circuit vise la haute fréquence de découpage, avec un faible retard de propagation, un très faible mismatching entre le haut et le bas de pont, une forte immunité au dv/dt, la fiabilité du transfert du signal vers l’interrupteur High-Side avec une grande variation du potentiel flottant.
iii. Le contrôle associé/ASIC
La mise en œuvre des composants GaN-HFET en hautes fréquences et très hautes fréquences pour bénéficier de leurs caractéristiques exceptionnelles (FdM composant) reste actuellement limitée en raison de l'absence de « Gate Driver » dédié [52]. En outre, le Driver et les transistors correspondants doivent être interconnectés étroitement pour minimiser les éléments parasites afin d’éviter le ralentissement le temps de réponse du driver. La mise en boîtier du circuit intégré du driver est également en train de devenir un problème critique aux niveaux CEM (capacité mode commun), thermique et électrique. En effet, le fonctionnement à haute température est nécessaire, car le driver et les composants GaN doivent être les plus proches possibles pour minimiser les éléments parasites et comme les composants GaN sont en mesure de fonctionner en haute température, la contrainte devient un paramètre important pour l’ASIC. Dans ce contexte nous allons nous inspirer de ces critères pour sélectionner des filières technologiques compatibles avec les problématiques énoncées. Dans le cadre de cette approche nous avons utilisé une tout nouvelle technologie SOI-CMOS haute température avec plusieurs couches de métaux, qui permet d’avoir un degré de liberté plus important au niveau de la conception par rapport à ce qui a déjà été fait au niveau de l’intégration au sein du G2Elab.
74
Quatre « Gate Driver » intégrés monolithiquement, identiques et synchronisés permettrait d’avoir une dispersion négligeable des délais de propagation entre les étages de sortie imposés dans un pont complet. En connaissant les spécifications des composants de puissance, un ASIC permet de maîtriser tous les phénomènes parasites dans le circuit et par voie de conséquence d’optimiser ses contraintes électriques. Un ASIC Quad-Gate-Driver (QGD) est l’objet du dernier chapitre de la thèse.