• Aucun résultat trouvé

4. INTRODUCTION A LA TECHNOLOGIE CMOS SOI

4.2. Le transistor MOS-SOI partiellement déserté 1. Présentation

4.2.3. Effets liés à la présence du corps flottant

4.2.3.6. Diminution de l’effet canal court

L’effet canal court dans les technologies CMOS bulk standard traduit la chute de la valeur de la tension de seuil avec la diminution de la longueur du canal comme décrit à la figure suivante. En SOI PD FB, cet effet canal court n’existe plus, comme cela est illustré à la figure 1-28, ce qui permet d’avoir des performances relativement constantes tout le long de la fenêtre de variation de la longueur du canal, ce qui évite notamment l’augmentation des courants de fuite avec la diminution de la longueur de celui-ci.

SOI : Vth élevé SOI : Vth faible BULK : Vth nominale Ten sion de seuil V th (V) Longueur du canal (µm)

5. CONCLUSION

A travers ce premier chapitre, les standards de radiocommunications sans fil de la bande de fréquences située entre 2 et 6 GHz ont été présentés. Leurs principales caractéristiques à savoir leur bande de fréquences allouées, la largeur de leurs canaux, leur type de modulation ou leur technique d’accès ont été décrites succinctement. Ces différences imposent des contraintes particulières et distinctes sur les éléments constitutifs du frontal radiofréquence. L’intégration toujours plus poussée des circuits et systèmes microélectroniques oblige le frontal radiofréquence à devenir compatible avec tous ces standards. Pour y parvenir, la solution idéale serait de mettre au plus proche de l’antenne les convertisseurs numérique-analogique et analogique-numérique pour réaliser en numérique ce qui l’est actuellement en analogique. Ainsi, on obtiendrait un système radio universel multiservice, multistandard, multibande, reconfigurable et reprogrammable qui tiendrait compte de l’évolution des normes et des applications visées par la reconfiguration des terminaux par logiciel. Malheureusement, les limitations technologiques actuelles, notamment en termes de définition et de vitesse des échantillonneurs, empêchent la réalisation de tels frontaux. Pour pallier ces limitations, la solution retenue est de rendre compatible chaque élément du frontal « classique » avec chaque norme. Chaque circuit du frontal devra adapter ses performances en fonction de celles requises par chaque standard, ils doivent donc devenir reconfigurables. En particulier, l’oscillateur local devra être capable de générer toutes les fréquences des normes que l’on souhaite utiliser, et donc, avoir une plage de variation de fréquence en sortie qui s’étende sur 4 GHz.

Traditionnellement les oscillateurs locaux sont construits autour d’une boucle à verrouillage de phase. De nombreux travaux ont été réalisés sur ce type de circuit qui lui permettent de présenter de bonnes performances en termes de temps d’établissement, de réjection de raies parasites et de bruit de phase lorsqu’il est utilisé pour générer un seul standard. En revanche, utiliser un tel circuit pour construire un oscillateur local multistandard n’est pas immédiat. Il est, tout d’abord, difficile d’obtenir un oscillateur contrôlé en tension à faible bruit en raison de la très grande sensibilité imposée par toutes ces normes. D’autre part, une très grande sensibilité impacte sur les performances du circuit en augmentant le bruit de phase de la boucle ainsi que la puissance des raies parasites. Il faut donc pouvoir générer un oscillateur dont la sensibilité, faible, puisse être déplacée le long de la gamme de fréquences visée. Enfin, la vitesse de réaction de la boucle sur toute la large gamme de fréquences visée ne pourra être optimisée que si le filtre adapte ses fréquences de coupure à chaque standard.

Mais un autre type de synthétiseur de fréquence est, de nos jours, employé : la boucle à verrouillage de délai. Elle présente l’avantage d’être totalement intégrable, réalisable en technologie CMOS, et surtout de présenter de bonnes performances en bruit de phase au voisinage de la porteuse. En effet, en remplaçant l’oscillateur contrôlé en tension par une ligne d’opérateurs à retard contrôlables en tension, la gigue temporelle ne s’accumule plus que pendant une période du signal de référence. Le seul inconvénient pour utiliser ce type de synthétiseur de fréquence dans une optique multistandard réside dans la nécessité que le facteur de multiplication soit variable.

Pour générer des signaux en haute fréquence avec, par exemple, une topologie de type DLL, il faut que le temps de propagation des opérateurs soit faible, ce qui nécessite une technologie rapide. Lors des deux dernières décennies, les progrès accomplis sur les techniques de fabrication de plaquette de SOI ont rendu cette technologie attractive. Elle présente l’énorme avantage de réduire les capacités parasites d’un circuit en réduisant celles

de jonction d’un transistor par l’isolation totale et diélectrique de celui-ci, et en réduisant les capacités d’interconnexions par une intégration accrue, conséquence, elle aussi, de la totale isolation diélectrique des transistors. Cette technologie présente l’originalité de distinguer deux types de transistor d’une même famille (PD ou FD) selon l’épaisseur du silicium actif. Lorsque cette épaisseur est supérieure à la zone de déplétion des porteurs lors de la formation du canal, le transistor possède alors une zone non polarisée qui lui confère des propriétés originales. Ces dernières peuvent être avantageuses ou au contraire constituer un inconvénient pour la réalisation de certains circuits. Par exemple, l’effet d’histoire qui se manifeste par une tension de seuil d’un transistor dépendante de l’état précédent de celui-ci, permet d’augmenter, dans certains cas, la vitesse de commutation d’une porte logique. Et il en est de même pour l’effet source suiveuse. En revanche, l’effet Kink, qui constitue une augmentation incontrôlée du courant de conduction du transistor, est critique pour les circuits analogiques où la valeur d’un courant doit être maîtrisée.

Au cours de ce chapitre, la structure à base de DLL est apparue comme plus aisément adaptable à la synthèse de fréquence multistandard à condition de réussir à faire varier le coefficient multiplicateur de la boucle. De plus, sa réalisation à base de portes logiques CMOS va permettre d’utiliser les nombreux avantages que la technologie SOI offre aux signaux numériques.