L’observation du chronogramme 1.26 montre bien que dans le cas d’un rapport de fréquence Fout = (N+f)Fref on a N périodes du signal de sortie plus une fraction de ce signal correspondant àf Tout dans une période du signal de référence. Ainsi, une méthode similaire à celle de la méthode de comparaison de phase de l’architecture analogique proposée (la FFLL, chronogramme 1.19) peut servir pour la mesure directe du rapport de fréquence : la différence des Dt successifs définissant le temps séparant le front de référence du front suivant du signal de sortie vaut :
Dt(k)−Dt(k+ 1) = Tout−(1−f)Tout (1.7)
= f Tout (1.8)
De même que dans le cadre de la Fractional Frequency Locked Loop (voir figure 1.19), tout délai initial dû à la partie fractionnaire est invisible pour la mesure puisqu’il en résultera une translation de la phase de sortie vers la droite du chronogramme 1.26 et tout délai initial s’annulera par la différence Dt(k)−Dt(k+ 1).
Ainsi, un compteur de fronts (ou un classique diviseur) permet d’accéder à la partie entière N du facteur de division, et une chaîne d’inverseurs permet d’accéder à la partie fractionnairef du facteur de division avec la précision voulue en une période de référence seulement. En revanche, la numérisation de la partie fractionnaire réalise une quanti-fication dont la résolution dépend du temps d’inverseur. L’étude de l’impact de cette quantification sur le bruit de sortie ainsi qu’un observateur pour résoudre ce problème sera proposé au chapitre 4.
Cette décomposition de la mesure en deux temps avec la détermination de la partie entière du facteur de division suivie de la mesure de sa partie fractionnaire a fait l’objet d’un dépôt de brevet au cours de ce travail [Houdebine et al., 2006a].
Une autre solution [Staszewski et al., 2004] propose une mesure à partir de fronts de com-paraison différents. Cependant, la mesure des intervalles de temps infinitésimaux se fait aussi par l’intermédiaire d’un Time to Digital Converter. Ainsi, cette autre architecture est aussi sujette à une dégradation du bruit de phase comme cela sera montré au chapitre 4. Ce chapitre présentera notre contribution pour minimiser cette dégradation du bruit. Le détail de ces architectures n’est pas décrit afin de focaliser l’attention du lecteur sur la méthode de mesure essentielle à la compréhension du chapitre 4.
1.6 conclusion de ce chapitre
Ce chapitre a présenté un large panel des différents types de boucles à verrouillage de phase. Une nouvelle architecture a été proposée pour résoudre les problèmes de bruits inhé-rents aux architectures classiques. Cependant, quelle qu’en soit l’architecture, le caractère non-linéaire des oscillateurs contrôlés tout comme celui des boucles dans leur globalité est clairement ressorti.
44 Chapitre 1. Architectures des PLLs La modélisation et l’étude de ces systèmes est toujours d’actualité. Ce travail de thèse propose de nettes améliorations dans ce domaine.
Chapitre 2
Modélisation des PLLs
Les différentes architectures de synthétiseurs de fréquences existantes ont été présen-tées au chapitre précédent. Leur fonctionnement non-linéaire a été souligné, ce qui montre que l’analyse de ces systèmes n’est pas aussi simple qu’on aurait pu le penser à première vue. Pourtant, les modèles linéaires continus sont les plus utilisés. Ceci est dû à leur sim-plicité de construction et d’utilisation. Cependant, ces modèles ne sont valides que sous certaines conditions qui sont présentées dans ce chapitre à partir du travail de Crawford [1994]. Cette démonstration est basée sur le calcul de l’écart fréquentiel entre les modèles continus linéaires et discrets. Trois modèles linéaires discrets sont détaillés dans ce cha-pitre selon les différentes approximations possibles de la forme des impulsions de charges [Crawford, 1994; Acco, 2003].
Cependant, comme ces modèles ne tiennent pas compte du comportement séquentiel du comparateur de phases, nous présentons la mise en équation des modèles hybrides [Van Paemel, 1994]. Ces modèles difficiles à obtenir sont justifiés par une simulation de l’accrochage des PLLs montrant une dynamique bien différente de celle des systèmes li-néaires. Cependant, ces modèles hybrides sont établis à partir des modèles linéaires de chaque bloc constituant la boucle à verrouillage de phase.
Notre contribution à la modélisation des boucles à verrouillage de phase est présentée en fin de ce chapitre. Le modèle établi [Houdebine et al., 2005] sera défini bloc par bloc de telle sorte qu’aucune non-linéarité ne soit à omettre. Ce modèle est réutilisé pour illustrer l’outil d’analyse de stabilité des systèmes échantillonnés au chapitre 3.
2.1 Le modèle continu linéaire
Comme le bruit de phase en sortie de la boucle constitue la principale préoccupation, les modèles les plus largement utilisés sont linéarisés autour du point de fonctionnement. Toute étude basée sur ces modèles ne pourra donc pas valider la stabilité du système pour
46 Chapitre 2. Modélisation des PLLs des états éloignés de l’état de verrouillage.
En outre, les boucles à verrouillage de phase sont des systèmes cadencés à la fréquence de référence voire échantillonnés à cette fréquence. Les limitations du modèle linéaire continu ne se situent donc pas seulement dans l’espace d’état mais aussi dans l’espace des paramètres. En effet, comme nous allons le voir, ces modèles ne sont valides que sous certaines conditions sur la bande passante de la boucle.
2.1.1 Modèle du comparateur et de la pompe de charges
Le comparateur de phase est modélisé par un simple différentiateur. Son comportement par impulsion est géré au niveau de la pompe de charges dont on moyenne la valeur du courant :
La pompe de charges délivre un courant d’amplitude Ichpp sur une du-rée ∆t correspondant à la différence de phase (voir Chapitre 1.) sur commande du comparateur de phase.
L’erreur de phase∆ϕest proportionnelle à l’écart temporel ∆t :
∆ϕ = 2π ∆t Tref
(2.1)
Courant de la pompe de charges
temps
∆t
Tref
Ichpp
Fig.2.1 – Impulsions de courant suite à l’action du comarateur de phases
Ainsi, la moyenne du courant sur une période de référence sera de :
I = 1 Tref Z Tref 0 i dt= 1 Tref Z ∆t 0 Ichpp dt (2.2) I = Ichpp Tref ∆t (2.3)
Et l’équation (2.1) permet d’aboutir au résultat :
I = Ichpp
2π ∆ϕ. (2.4)
2.1.2 Modèle du filtre de boucle
Étant donné que le filtre de boucle se situe juste en entrée de l’oscillateur contrôlé, il n’est constitué essentiellement que d’éléments passifs afin de minimiser l’apport de bruit. La surface de silicium occupée limite la valeur des condensateurs (non bruyants) tandis que les valeurs des résistances sont limitées par le bruit thermique qui suit la loi :
V2
n = 4kT R∆f aveckla constante de Boltzmann,T la température absolue etR la valeur de la résistance.
2.1 Le modèle continu linéaire 47
Le rôle du filtre étant de convertir et d’intégrer les impulsions de courant en tension de contrôleV0, les topologies les plus classiques du filtre sont présentées sur les figures 2.2 et 2.3 et les fonctions de transfert sont :
F onction de transf ert:
V0(p) I(p) = 1 +R1C1p C1p (2.5) Z´ero: ωz = −1 R1C1 (2.6) Poleˆ : ωp = 0 (2.7) I V0 R1 C1
Fig.2.2 – Filtre du premier ordre
F onction de transf ert:
V0(p) I(p) = 1 +R1C1p R1C1C0p2+ (C1+C0)p(2.8) Z´ero: ωz = −1 R1C1 (2.9) Polesˆ : ωp1 = 0 (2.10) ωp2 = −1 R1C1 −R1 1C0 (2.11) I V0 C0 R1 C1
Fig.2.3 – Filtre du second ordre
Le filtre de boucle peut aussi être suivi des filtres additifs pour mieux rejeter les bruits et les perturbations. La tensionV0 issue du filtre constitue la tension de contrôle du VCO.
2.1.3 Modèle de l’oscillateur contrôlé
La linéarisation autour du point de fonctionnement de la caractéristique du VCO donnée au paragraphe 1.1.2 aboutit naturellement à une équation linéaire de la forme :
Fout =K0V0 (2.12)
oùK0 correspond au gain tension-fréquence qui peut varier d’un facteur 10.
Afin d’exprimer la phase du signal en vue de l’optimisation du bruit de phase en sortie de la boucle, la fonction de transfert du VCO est modifiée en considérant l’expression de la phase en fonction de la fréquence :
˙
48 Chapitre 2. Modélisation des PLLs D’où la fonction de transfert de la tension de contrôle V0 vers la phase de sortie ϕout du VCO :
ϕout= 2πK0
p V0, avec p = 2πf (2.14)
2.1.4 Équation complète de la boucle
Le schéma global de la boucle qui permet alors de calculer l’ensemble des fonctions de sensibilité voulues est représenté sur la figure 2.4 avec un filtre d’ordre 2 :
ϕref + ∆ϕ I V0 ϕout − Ichpp 2π 2πK0 p 1+R1C1p (R1C1C0p2 +(C1+C0)p) 1 N P F D P ompe de charges F iltre V CO Diviseur
Fig. 2.4 – Modèle usuel des synthétiseurs de fréquence
Cela constitue une PLL dite de ‘type 2’ du fait de la présence de deux pôles en 0. La fonction de transfert en boucle ouverte est : IchppK0
N × 1+R1C1p
R1C1C0p+(C1+C0)× p12.
Les modèles linéaires continus suffisent pour analyser le profil de bruit de phase en sortie de la boucle qui constitue le point le plus préoccupant dans les applications actuelles. C’est pourquoi ce type de modèle est encore très répandu comme le montre cette recherche de Jiang et al. [2002] qui utilise ce type modèle pour optimiser les composants de la boucle afin de minimiser le bruit de phase1. Cependant, il est évident que les non linéarités du système ne sont pas prises en compte ni même l’échantillonnage du système à la fréquence de référence. Il est vrai que pour l’analyse en petit signal, la linéarisation des caractéristiques est suffisante. En revanche, il se peut que le système échantillonné ne soit pas assimilable à un système continu.
Il est donc nécessaire de savoir jusqu’à quelle limite ce modèle reste valide sans tenir compte de cet échantillonnage. La section suivante répond à cette question.
1
cette publication comme beaucoup d’autres utilise le terme de “jitter” qui est la manifestation tem-porelle du bruit de phase. En français il se nomme “gigue”