Un grand nombre d’applications utilisent des BVP comme nous l’avons vu pr´ec´edemment. Les BLD sont apparues comme des alternatives s´eduisantes aux BVP. En effet de nombreux syst`emes n´ecessitent une mise en phase pr´ecise des signaux d’horloge ou de donn´ees. Parfois un simple retard du signal permet ce d´ecalage de phase, cependant cette m´ethode n’est pas robuste face aux variations de processus, de temp´erature et d’ali-mentations. Pour un r´eglage plus pr´ecis, les concepteurs incorporent souvent cet ´el´ement de retard dans une boucle de r´etroaction qui synchronise la phase du signal de sortie avec celle d’un signal de r´ef´erence. Dans le principe cette boucle est identique `a celle des BVP d´ecrites plus haut mis `a part le fait que la phase est le seul param`etre pris en compte et que l’oscil-lateur est remplac´e par une chaine de d´elai. Ce type de boucle est g´en´eralement r´ef´erenc´e comme Boucle `a Verrouillage de Phase `a Ligne de D´elai ou boucle `a Ligne de D´elai (Delay Line Loop en anglais). L’objectif de ces boucles est donc d’obtenir un positionnement en phase pr´ecis avec un bruit de phase faible (nous d´efinirons ce terme au cours des prochains chapitres). La Fig.2.3montre le principe de ce type de boucle.
Les blocs principaux sont identiques `a ceux d’une BVP. Un d´etecteur de phase qui com-pare la phase du signal de r´ef´erence `a celle du signal de sortie de la ligne de d´elai et qui fourni un signal proportionnel `a l’erreur de phase, un filtre passe bas pour filtrer ce signal et pour avoir en entr´ee de la ligne de d´elai un signal de contrˆole ad´equat permettant de moduler le retard de la ligne. L’entr´ee de la ligne de d´elai peut ˆetre le signal de r´ef´erence ou bien un autre signal d’horloge interne.
La BLD a des caract´eristiques de boucle plus simples que celles d’une BVP car comme nous le verrons plus tard, un z´ero suppl´ementaire est n´ecessaire pour maintenir la stabilit´e d’une BVP. Avec un pˆole unique la BLD est moins contraignante. Quand on compare les
ca-FIG. 2.3 – Boucle a Ligne De D´elai
ract´eristiques de ces deux syst`emes sur leur capacit´ee `a r´eduire le bruit de phase, on se rend compte que les BLD engendrent moins d’erreur de phase que les BVP et ce grˆace `a l’ordre moins ´elev´e de leur boucle. Sur une BVP, lors d’une r´eponse `a une perturbation du signal d’entr´ee, la boucle accumule de l’erreur de phase avant de corriger [20]. De plus les syst`emes `a base de BLD sont plus rapides que leur ´equivalent `a base de BVP, car les contraintes de stabilit´e sont moins importantes (elles ne d´ependent que du d´elai interne de la boucle) et permettent une caract´erisation du syst`eme plus en ad´equations avec les sp´ecifications de-mand´ees.
Cependant comme les BLD ne comportent pas d’´el´ements de contrˆole permettant des va-riations de fr´equence, elles ont historiquement moins d’applications que les BVP. Bazes dans [21] exposa un exemple d’utilisation de ces boucles en g´en´erant de fac¸on pr´ecise les signaux d’acc`es aux lignes et aux colonnes de DRAM. Une autre application est la g´en´eration d’une horloge ayant la mˆeme phase que l’horloge d’entr´ee d’un syst`eme dont le ‘fan out’ (nombre maximal de circuit logique ´el´ementaires que l’on peut connecter en parral`ele sur une sortie) est faible [22] permettant ainsi de r´eg´en´erer les signaux de donn´ees dans le syst`eme. On trouve, ces derni`eres ann´ees, de plus en plus d’articles, [23] [24], qui introduisent des archi-tectures qui permettent de multiplier des fr´equences en utilisant des BLD et ainsi de pouvoir
r´ealiser des fonctions de g´en´eration d’horloge.
Le principal inconv´enient de ces structures est qu’elles n´ecessitent l’utilisation de circuits compl´ementaires, comme l’utilisation de plusieurs boucles (Fig.2.4 [25] pour la r´eg´en´eration de donn´ee et d’horloges, ou de syst`eme correcteur de rapport cyclique [26] pour les synth´etiseurs de fr´equence.
FIG. 2.4 – Sch´ema fonctionnel de la synth`ese de fr´equence double boucle
Le pr´ec´edent chapitre pr´esentait les d´efinitions des deux notions importantes de la r´ecup´eration d’horloge : la phase et la fr´equence de signaux p´eriodiques et non p´eriodiques, ainsi qu’une vue d’ensembles des deux ´el´ements principaux utilis´es dans les syst`emes de r´ecup´eration d’horloge, les BVP et les BLD. La Sp´ecification USB et ses contraintes doivent ˆetre analys´ees pour connaˆıtre les signaux et les donn´ees sur lesquels on peut se synchroni-ser ainsi que les contraintes temporelles et fr´equentielles (temps maximum d’accrochage de la fr´equence, erreur autoris´ee sur la p´eriode du signal de sortie, encodage du signal de r´ef´erence. . .). Cette ´etude nous am`enera `a faire un choix structurel pour le syst`eme de r´ecup´eration d’horloge. Le syst`eme doit ˆetre innovant, robuste aux variations de temp´erature,
d’alimentation et de processus, de faible coˆut et occuper un espace minimum. Toutes ces sp´ecifications ajoutent des contraintes sur le choix et la conception des divers blocs. Une fois la structure choisie, le chapitre 3pr´esentera une ´etude compl`ete de ce syst`eme. Au fil de ce m´emoire les probl`emes de conception rencontr´es seront ´evoqu´es ainsi que les solu-tions mises en oeuvre. Pour une meilleure compr´ehension, un chapitre sera consacr´e `a la d´efinition du bruit de phase ainsi qu’`a son impact sur les diff´erents blocs. Dans ce chapitre l’´etude math´ematique sera compl´et´ee par des r´esultats de simulations ainsi que des r´esultats de mesures sur silicium.
Enfin les r´esultats complets de ce travaille de th`ese seront ´expos´es en comparant les mesures siliciums avec les r´esultats de simulation et les mod`eles math´ematiques.