Q L : facteur de qualité chargé ∆ω : fréquence d’offset [Hz]
III.3.1. C AHIER DES CHARGES
Le cahier des charges des VCO a été obtenu à l'aide des normes SONET OC-768 dédiées à la réalisation de liens haut débit à 40Gbit/s [SONET01].
Dans cette partie, nous nous intéressons à la solution I des systèmes de transmission parallèle sur quatre canaux à 10Gbit/s. A la réception, quatre modules CDR indépendants à 10Gbit/s récupèrent les horloges, synchronisent les données et démultiplexent les canaux. Le cahier des charges ci-dessous concerne les VCO intégrés dans chaque CDR.
III.3.1.1. L
A FREQUENCE CENTRALE ET LA PLAGE DE FREQUENCE La fréquence centrale du VCO est calculée à partir du débit d'un lien à 40Gbit/s.Le débit total du lien varie de 39,81Gbit/s à 50Gbit/s. Le débit moyen est donc de 44,91Gbit/s. La fréquence centrale du VCO de chaque CDR 10Gbit/s doit donc être divisée par quatre, soit 11,23GHz. De la même manière, pour une variation du débit entre 39,81 et 50Gbit/s,
ANALYSE ET CONCEPTION DE VCO CMOS/SOI 0.13µm POUR LES LIENS HAUT DEBIT
soit 10,19Gbit/s, la variation de fréquence du VCO à 10GHz doit être quatre fois inférieure, soit 2,55GHz. Le VCO devra donc osciller de 9,95GHz à 12,50GHz avec une fréquence centrale de 11,23GHz.
III.3.1.2. L
E BRUIT DE PHASE DANS LES SYSTEMES10G
BIT/
SLes normes SONET OC-192 (10Gbit/s) précisent seulement un budget total "jitter" pour le module CDR. Ce budget ainsi que la relation entre le bruit de phase et le jitter ont été traités en début de chapitre. A 10Gbit/s, l'intervalle unité UI est spécifié à 93,38ps, ce qui correspond à une fréquence de 10,7GHz. Les normes précisent que le jitter de génération ne doit pas dépasser 0.1UI entre 4MHz et 80MHz [SONET01]. En reprenant le calcul du paragraphe III.1.3.2, on trouve un jitter RMS maximum de 635fs. Si on ne veut pas dépasser pour le VCO 50% du budget total du CDR, il faut rester en deçà de 317fs, soit une limite pour le bruit de phase de -95dBc/Hz lorsque le VCO est utilisé dans un CDR de fréquence de coupure de 5MHz (cette fréquence est choisie pour être immédiatement supérieure à 4MHz-limite inférieure de la plage ci-dessus). L'équation (3-7) permet de retrouver ce résultat.
III.3.1.3. L
A PUISSANCE DE SORTIELes normes ne précisent pas la puissance de sortie que doit fournir le VCO.
Dans l'architecture CDR, le VCO est suivi par le comparateur de phase, généralement conçu à partir de bascules D (voir annexe 1). Le VCO doit donc fournir une dynamique de sortie suffisante pour commuter les transistors de ces bascules D.
Une dynamique de sortie crête-crête ∆V de 300 mV est suffisante dans le cas de circuits réalisés en technologie CMOS/SOI 130nm (tension d'alimentation de 1,2 V, et tension de seuil de l'ordre de 150mV). Or, la puissance de sortie est donnée par :
((((
))))
∆∆∆∆
⋅⋅⋅⋅
⋅⋅⋅⋅
====
⋅⋅⋅⋅
====
R
V
P
P
dBm mW 2 310
log
10
log
10
(3-27)où PdBm est la puissance en [dBm], PmW est la puissance en [mW], ∆V est la dynamique de sortie crête-crête en [V] et R est la résistance de charge en sortie du VCO en [Ω].
Il faut donc une puissance en sortie du VCO supérieure à 2.6dBm lorsque l'on est chargé sur 100Ω en différentiel ou 50Ω en "single".
CHAPITRE III
120
III.3.1.4. R
EJECTION DU BRUIT D'
ALIMENTATIONLes autres paramètres électriques du VCO détaillés dans le paragraphe III.1.4.1 ne sont pas spécifiés par les normes SONET. Entre autres, le pushing et le gain du VCO permettent de déterminer la réjection du bruit d'alimentation du VCO.
Une des sources d'erreur dans les systèmes à très large bande passante provient des perturbations sur l'alimentation en tension. La réjection du bruit d'alimentation est donc une considération importante pour les circuits de télécommunication.
Dans le cas du VCO, ces perturbations peuvent avoir deux origines [WEIGANDT98]:
- une fluctuation alternative de la tension d'alimentation, due à des signaux de fréquence voisine de celle du VCO, peut apparaître. Elle conduit à une modulation de la phase de sortie.
- Une variation brutale de la tension d'alimentation provoquée par divers mécanismes engendre une variation importante de la fréquence d'oscillation. Le VCO va alors mettre un certain temps à se stabiliser. Cette variation de fréquence se traduit par une erreur de
phase importante.
Il est donc souhaitable d'avoir un niveau de réjection des bruits d'alimentation le plus élevé possible et donc un rapport des gains KVCO sur KVDD le plus fort possible. En effet, dans la bande passante de la PLL, selon le gain du filtre de boucle utilisé, la réjection est de 30 à 50dB. Hors de la bande passante, la réjection est assurée par le filtre d'alimentation. Une réjection du VCO de 20dB est cohérente avec les valeurs énoncées dans la littérature [CORDEAU04].
III.3.1.5. R
ESUME DU CAHIER DES CHARGESLe Tableau 3- 4 ci-après résume le cahier des charges des VCO pour la Solution I. Nous avons établi un cahier des charges exigeant en termes de performances. Les spécifications de bruit de phase sont plus difficiles à tenir avec une fréquence centrale élevée. Il est donc impératif d'explorer les différentes possibilités offertes par le CMOS/SOI-PD en vue de réduire le bruit de phase. De plus, nous allons rechercher et concevoir des techniques avancées de filtrage du bruit.
ANALYSE ET CONCEPTION DE VCO CMOS/SOI 0.13µm POUR LES LIENS HAUT DEBIT
Paramètres Spécifications
Fréquence centrale f0 en [GHz] 11.23
Bande de fréquence ∆f en [GHz] 2.55 (22.7%) Bruit de phase en [dBc/Hz] à 1MHz Inférieur à -95
Puissance de sortie du VCO sans buffer en [dBm] 2.6
Réjection du bruit d'alimentation en [dB] 20
Tableau 3- 4: Cahier des charges du VCO 10GHz établi à l'aide des normes SONET OC-768.