Editorial
L’actualité dans l’univers des grands constructeurs de microprocesseurs pourrait nous laisser penser qu’il ne reste que peu de place pour une communauté francophone travaillant autour de l’architecture des processeurs. La réalité est tout autre comme nous pouvons l’observer avec le succès du symposium en architecture des machines (SympA) organisé tous les 18 mois. Ce symposium est le reflet des tendances actuelles autour de l’architecture des machines. Ainsi de nombreux articles ont été soumis à l’édition 2006 sur une grande variété de thèmes : architecture des processeurs, compilation, systèmes ou méthodes pour l’architecture. Un programme de qualité a pu être mis en place grâce au travail des membres du comité de programme ainsi que des relecteurs anonymes qui ont contribué, par leurs remarques et suggestions, à l’amélioration de l’ensemble des communications.
Le premier article traite des circuits reconfigurables de type FPGA. Ces circuits autorisent une grande flexibilité dans le domaine de la conception et du prototypage de circuit. Leurs performances sont parfois telles qu’ils peuvent désormais surpasser celles des processeurs généralistes. Cet article propose d’utiliser ces circuits pour réaliser l’évaluation de fonctions élémentaires en virgule flottante.
L’idée repose sur l’utilisation d’algorithmes adaptés aux caractéristiques des FPGA utilisés, pour offrir des performances supérieures à celle d’un processeur généraliste tout en consommant un minimum de ressources reconfigurables.
Le 2e article reste dans le domaine de l’arithmétique des ordinateurs. Il présente une méthode optimisée, basée sur l’évaluation polynomiale, pour approximer des fonctions. L’optimisation de l’approximation polynomiale et de son implémentation matérielle est un processus qui nécessite de prendre en compte deux types d’erreur : l’erreur de méthode et l’erreur d’évaluation. Les auteurs proposent ainsi d’intégrer ces deux types d’erreur dès le début du processus de conception des opérateurs arithmétiques pour ainsi construire des circuits plus petits et plus rapides.
L’article suivant traite d’un domaine émergent : l’utilisation du processeur graphique pour réaliser du calcul généraliste. Le succès de ce domaine naissant réside dans la facilité d’accès à la forte puissance de calcul des processeurs graphiques ou GPU, pour un coût modique. Cependant le respect des standards actuels par ces processeurs n’est pas encore total. Les auteurs proposent un certain nombre de tests de deux cartes graphiques pour mieux comprendre le comportement de ces processeurs vis-à-vis du standard flottant IEEE-754.
Le quatrième article traite de l’arithmétique en Residue Number System, ou RNS. Ce système de représentation des nombres permet de manipuler de grands nombres en utilisant de petits opérateurs. Un des problèmes liés à l’utilisation de ce système réside dans la complexité de la conversion entre la représentation binaire et
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
672 RSTI - TSI – 27/2008. Architecture des ordinateurs
la représentation RNS d’un nombre. Cet article traite de ce problème et montre comment accélérer cette opération sur une architecture VLSI.
Le cinquième article démontre combien il est important de tester une méthode pour la valider. L’optimisation de code basée sur le résultat d’exécution s’avère plus efficace que l’optimisation statique de code mais dépend fortement des données utilisées. Les auteurs montrent qu’il est parfois possible, en fonction de la sensibilité aux données du programme, de définir un sous-ensemble de jeux de données représentatif de l’ensemble des jeux de données. Cet article cherche à caractériser cette sensibilité en fonction du programme, ce qui est l’objectif de beaucoup de recherches actuelles.
Enfin le dernier article traite d’architecture sécurisée que l’on retrouve dans de nombreux domaines applicatifs. Cela va de la finance, aux transferts de données fiables, aux transactions bancaires, en passant par les consoles de jeux. L’objectif est de proposer un environnement d’exécution combinant le chiffrement, la vérification de l’intégrité des données, la protection contre les fuites d’information et ce pour un surcout minimal. Pour satisfaire à tous ces objectifs, les auteurs proposent une architecture, listent les attaques connues et proposent systématiquement une parade.
Nous remercions les rédacteurs du comité de publication de Technique et science informatiques qui ont une nouvelle fois accepté de publier un numéro spécial composé d’une sélection d’articles de ce symposium.
David Defour Bernard Goossens ELIAUS – Université de Perpignan Christine Rochange IRIT – Université de Toulouse
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
