Représenté par : Brice ARNAUD Professeur
Représenté par : Vincent CARO Ingénieur R&D
Tentative d’éradication de défauts générés par gravure sèche lors de la réalisation
d’une capacité en filière IPD
Mélodie JOUANNET
Étudiante en Master 2 Nanophysique et optique avancée
Le Mans Université - 2020
Remerciements
Un grand merci à Vincent CARO, mon tuteur de stage, qui m’a donné ma chance et permis de m’épa- nouir au sein du secteur R&D de STMicroelectronics grâce à sa patience et son savoir.
Je suis reconnaissante envers toute l’équipe R&D gravure (Karine, Morgane, Julien, Philippe, Mohamed) et Stéphane de l’équipe photo qui m’ont épaulée lors des manipulations en salle ou qui m’ont conseillée.
Un autre merci aux opérateurs en salle qui m’ont donné des astuces et appris à utiliser leurs équipements ainsi qu’aux ingénieurs des ateliers associés.
Je tiens à remercier mes professeurs de Le Mans Université pour le savoir qu’ils m’ont appris et qui m’a servi lors de ce stage.
Et puis je témoigne toute mon affection à ma famille et mes amis qui m’ont soutenue et ont relu mon rapport, ainsi que Bruno pour ces petits gestes au quotidien.
Plus globalement, je remercie chaque personne qui a participé de près ou de loin à ce stage et permis son aboutissement.
Faire mon stage à STMicroelectronics a été une heureuse opportunité, j’ai pu apprendre beaucoup grâce
à chacun d’entre vous qui m’avez orientée vers mon projet professionnel malgré la situation difficile qui nous
a été imposé par la crise sanitaire (pause de plus d’un mois pour impossibilité de manipuler en salle blanche
lors du confinement), et qui représente l’aboutissement de mes cinq années universitaires avec je l’espère le
début d’une carrière industrielle.
Table des matières
1 Présentation de l’entreprise 4
1.1 STMicroelectronics . . . . 4
1.2 STMicroelectronics Tours . . . . 4
2 Introduction 6 3 Procédé de fabrication de la capacité et problématique 8 3.1 Procédé de fabrication de la capacité . . . . 8
3.1.1 Étapes générales d’un procédé de fabrication . . . . 8
3.1.2 Procédé de fabrication de la capacité étudiée . . . . 8
3.1.3 Étapes de photolithographie de la capacité . . . . 9
3.1.4 Étapes de gravure de la capacité . . . . 9
3.2 Problématiques associées . . . 10
4 Défaut n
o1 : les peaux 11 4.1 Les plans d’expériences . . . 11
4.1.1 Plan d’expérience n
o1 : process flow standard . . . 12
4.1.2 Résultats DOE n
o1 . . . 13
4.1.3 Analyses et discussions DOE n
o1 . . . 14
4.1.4 Plan d’expérience n
o2 : process flow modifié avec des alarmes au cours de la gravure . . . 15
4.1.5 Résultats DOE n
o2 . . . 17
4.1.6 Analyses et discussions DOE n
o2 . . . 17
4.1.7 Plan d’expérience n
o3 : process flow modifié . . . 18
4.1.8 Résultats DOE n
o3 . . . 19
4.1.9 Analyses et discussions DOE n
o3 . . . 20
4.2 Résultat des essais des points optimaux . . . 27
4.3 Comparaison du point optimal minimisant au process en production . . . 28
4.4 Résultat des essais de reproductibilité . . . 29
4.5 Test paramétrique des différents DOE . . . 30
5 Défaut n
o2 : les tâches marrons 33 6 Conclusion et perspectives 34 Glossaire & Acronymes 35 Table des figures 37 Liste des tableaux 39 Annexes 40 A La salle blanche 42 B Équipements de salle blanche utilisés lors du stage 43 C Approfondissement sur les équipements de mesure utilisés 46 C.1 L’ellipsométrie . . . 46
C.2 La mesure 4 pointes ou V/I . . . 48
D La gravure sèche 49
E La DFA 51
E.1 Simple détection . . . 51 E.2 Double détection . . . 52
F Le DOE en détails 53
F.1 Qu’est-ce qu’un DOE . . . 53 F.2 Le coût approximatif des trois DOE . . . 54
G Détermination des vitesses d’attaque 55
H La programmation python 57
H.1 Tri des photos pour le DOE n
o1 . . . 57 H.2 Tri des photos pour le DOE n
o3 . . . 58
Bibliographie 65
Chapitre 1
Présentation de l’entreprise
Ce stage de fin d’étude a été effectué au sein de l’entreprise STMicroelectronics à Tours (région Centre Val de Loire). Cette entité faisant partie d’un groupe, nous commencerons par décrire le groupe puis le site de Tours afin de comprendre le contexte du sujet. Nous expliquerons finalement le sujet de stage avec tous les éléments permettant la compréhension du déroulé.
1.1 STMicroelectronics
Le groupe franco-italien STMicroelectronics, employant plus de 46 000 collaborateurs au monde dont 11 000 salariés en France, créé en 1987 par la fusion de SGS Microelettronica et Thomson Semi-Conducteurs, fait partie des entreprises les plus influentes en terme de production micro-électronique au monde. Le secteur de la Recherche et développement (R&D) employant plus de 7 400 personnes, les 11 sites de production (dont 3 en France) et les 80 bureaux de ventes et marketing ne cessent de renforcer leur position au sein des leaders mondiaux du secteur des semi-conducteurs.
De plus, le groupe s’est engagé à respecter différentes normes vis à vis de l’environnement et de la consommation d’énergie notamment.
Figure 1.1 – Présence mondiale de STMicroelectronics.
1.2 STMicroelectronics Tours
Le site de Tours est dit "Front End" et R&D. L’effectif en place est en moyenne de 1400 personnes. La production annuelle est environ de 1.2 millions de plaquette par an. Y sont réalisés depuis 8 ans 28 programmes collaboratifs en R&D. Environ 100 nouveaux produits sont créés chaque année. De plus, il est membre fondateur de Smart Electricity Cluster (S2E2) visant à développer des projets de recherches collaboratifs.
Le site de Tours vise à se perfectionner dans le développement des technologies des familles de produits où il est spécialisé. Les composants discrets et de puissance dont ST Tours a le savoir faire s’illustrent via les produits suivants :
— Rectifiers : convertisseur destiné à alimenter une charge par une tension et un courant tous deux continus,
à partir d’une source de tension alternative,
— Protection de composants : contre les surtensions, surintensités, décharges électrostatiques comme sur les infrastructures et réseaux filaires,
— IPAD/IPD (Integrative Passive (Active) Device) : composants de filtrage contre les interférences électro- magnétiques présentes surtout sur les connectivités et communications RF,
— TRIAC (TRIode for Alternating Current) et thyristor : le TRIAC est bidirectionnel contrairement au thyristor. Ils servent à commuter des charges sur le secteur (relais statiques, commande tout ou rien d’automatismes, ...) ou à réaliser des variateurs.
Tous ces produits visent à améliorer les objets du quotidien tels que les téléphones mobiles, l’électroménager, l’automobile, le bâtiment, l’industrie (robotisation, gestion de l’énergie) pour n’en citer que quelques uns [12].
Figure 1.2 – STMicroelectronics Tours : 100000m
2dont 10000m
2de salle blanche.
Chapitre 2
Introduction
Le groupe STMicroelectronics produit des composants électroniques dans des salles spécialement adap- tées : les salles blanches. Sur le site de Tours, la salle blanche représente 10 000 m
2de la superficie du site (cf annexe A). Les conditions d’accès en salle blanche sont très strictes afin d’éviter les contaminations extérieures.
Toute contamination vient apporter un défaut lors de la fabrication des composants. Qu’il s’agisse d’un défaut humain ou mécanique, les mesures de précaution prises sont efficaces.
Les composants électroniques sont fabriqués sur des plaquettes de silicium ou wafer, de diamètre 6 à 8 pouces. Pour avoir de bons rendements en production, l’objectif de l’entreprise est d’avoir des wafer avec un minimum de défauts de type particulaire. Le suivi de la quantité de défauts est réalisé avec l’indicateur taux de défaut sur la surface d’un wafer (D0) pour chaque lot de production, contrôlé à différentes étapes intermédiaires.
La fabrication des composants sur wafer est divisée en trois secteurs principaux : le matériau (transformation d’un Silicium (Si) massif en plaquettes mono-cristallines), le Front-end (FE) (fabrication du composant électro- nique et test des caractéristiques électriques) et le Back-end (BE) (mise en boîtier du composant électronique pour le protéger des agressions extérieures et tri électrique).
Dans ce rapport, nous allons nous intéresser à la fabrication de composants visant à être intégrés dans la téléphonie mobile pour la connexion aux futurs réseaux 5G. La partie principale du composant est une capacité constituée comme suit : un wafer de Silicium (Si) oxydé en surface et recouvert d’une couche d’alliage Aluminium et Cuivre (AlCu). Sur ce wafer sont déposées successivement trois couches :
— le Nitrure de Tantale (TaN), constituant la bottom électrode,
— le Nitrure de Silicium (Si
3N
4), le diélectrique de la capacité,
— et du Nitrure de Tantale (TaN), pour la top électrode.
Les contacts électriques seront fait avec du Cuivre (Cu). Pour l’adaptation au réseau 5G, une couche
d’Aluminium, présentant une meilleur conductivité que le TaN avec le cuivre, est rajoutée sur la top électrode
en TaN. L’ensemble constitue alors la capacité suivante :
Figure 2.1 – Représentation en coupe de la capacité sur la couche d’AlCu du wafer.
Pour venir graver les différentes couches et réaliser une capacité, il faut deux niveaux de gravure car les quatre couches ne peuvent pas être gravées avec une seule chimie pour éviter des problèmes supposés de fia- bilité. Il faut donc graver l’Aluminium et le TaN avec une chimie, et les deux autres couches avec une autre chimie. C’est lors de cette dernière étape que nous pouvons observer des défauts.
Pour mieux comprendre le principe, le procédé de fabrication de la capacité sur le site de Tours sera exposé avec les problèmes qu’il engendre. Ensuite la réalisation d’un plan d’expérience avec le logiciel Design Expert sera décrite, afin de tenter de résoudre les problèmes de défauts générés par le second niveau de gravure de la capacité. Les résultats de cette démarche seront analysés, et enfin, avant de conclure, nous regarderons si la démarche précédente donne des résultats concluant sur plusieurs wafer de production.
Par soucis de confidentialité, toutes les références à un nom de produit ou à un client seront masqués par
des rectangles noirs.
Chapitre 3
Procédé de fabrication de la capacité et problématique
L’objectif de ce chapitre est de décrire le procédé de fabrication de la capacité avant d’aborder les problé- matiques associées, dont les résolutions constituent le coeur du stage.
3.1 Procédé de fabrication de la capacité
Le procédé de fabrication Front-end (ou process flow) d’un produit est défini par les ingénieurs filière du service R&D. L’objet de notre étude est la réalisation d’une capacité Al/TaN/Si
3N
4/TaN déposée sur une couche AlCu. La top électrode est constituée de l’Al et du TaN. La couche d’AlCu assure la reprise de contact sur la bottom électrode en TaN (cf. figure 2.1).
3.1.1 Étapes générales d’un procédé de fabrication
Un process flow est constitué en général des étapes élémentaires suivantes :
— Tirage selon la méthode de Czochralski : permet d’obtenir un lingot mono-cristallin de Si.
— Sciage : avec une scie diamantée, on vient découper le lingot afin d’obtenir nos plaquettes de Si (wafer) de diamètre 8 pouces.
— Oxydation : étape qui permet d’oxyder le wafer sur tout la surface afin de constituer une couche isolante ou de définir après photo/gravure des zones protégées par l’oxyde et des zones ouvertes pour implantation ou diffusion.
— Photolithographie :
1. Résinage : dépôt de résine sur le wafer.
2. Insolation : exposition aux rayons UV de la résine non protégée par le masque posé sur le wafer.
3. Développement : la résine insolée est retirée par développement avec un produit chimique.
— Gravure : retrait, par procédé de gravure humide (voie chimique) ou de gravure sèche (par plasma), de la couche dans les zones non protégées par la résine. Cette étape est suivie d’un retrait de la résine (le stripping) par voie humide ou sèche.
— Diffusion : dopage du Si pour venir modifier ses propriétés électroniques.
— Métallisation : permet de relier entre eux les composants réalisés sur le wafer afin de réaliser la fonction électronique issue des constituants individuels. Ensuite, la métallisation permet les reprises de contacts finaux avant l’assemblage en boîtier.
— Test paramétrique : tri électrique en plusieurs zones représentatives sur le wafer du fonctionnement élec- trique correct des composants élémentaires des circuits réalisés.
— EWS (Electrical Wafer Sort) (Electrical Wafer Sort) : opération de test de fonctionnement électrique des composants individuels sur le wafer afin de trier les composants fonctionnant correctement.
3.1.2 Procédé de fabrication de la capacité étudiée
Les étapes de fabrication d’une capacité sont nombreuses et coûteuses. Pour n’en citer que quelques exemples,
nous pouvons trouver des dépôts de couches, des photolithographies et différents types de gravure.
La problématique du stage étant l’étude des défauts générés par la gravure de la capacité, nous allons à présent détailler les 2 niveaux de photolithographie et gravure de la capacité.
3.1.3 Étapes de photolithographie de la capacité
Le processus de photolithographie permet de définir les motifs souhaités sur la plaquette. Cette étape peut avoir lieu plusieurs fois au cours du processus. Dans le cas de la réalisation de notre composant, il y a deux niveaux de photolithographie. La première aura lieu pour graver l’empilement de la top électrode (Al et TaN), la seconde pour graver l’empilement diélectrique (Si
3N
4et la bottom électrode en TaN). Un niveau de photolithographie est constituée des étapes suivantes :
1. Dépôt de la Résine : La résine est une solution complexe (polymère, photo-sensibilité, solvants, addi- tifs,...), résistante à la gravure. Elle est déposée par spin coating : c’est-à-dire que l’on vient assécher le substrat (par recuit) afin d’obtenir une meilleure adhérence (possibilité de modifier les états de surfaces si besoin) avant de déposer la résine au centre du wafer via une dispense (seringue automatique). Puis, grâce à une rotation plus ou moins rapide, on vient étaler la résine en fine couche sur l’intégralité du wafer. Afin d’homogénéiser la couche, un autre recuit est réalisé.
2. Insolation : L’étape d’insolation consiste à fragiliser la résine sur le wafer à travers des motifs définis par un masque. L’exposition peut avoir lieu selon trois façons : le contact (détérioration du masque après plusieurs utilisations), la proximité (un effet de diffusion aux bords augmente les dimensions du motifs) et par projection stepper (méthode plutôt industrielle permettant de projeter plusieurs motifs en même temps).
3. Développement : Cette étape sert à faire disparaître via des produits chimiques de développement la résine fragilisée afin de pouvoir graver la couche située sous cette dernière dans les zones où elle a été développée. Un dernier recuit appelé hard bake vient améliorer l’adhérence de la résine et donc stabiliser notre échantillon avant l’étape de gravure.
Une fois ces étapes finies, nous pouvons passer à l’étape de gravure. Pour la réalisation de la capacité, il y a un second niveau de photolithographie à respecter afin de réaliser un second niveau de gravure et effectuer un démarquage (voir figure 2.1, une photolithographie côte sur côte étant trop difficile à faire, il est préférable de générer un décalage dimensionnel qui n’influence pas les propriétés physiques de la capacité).
3.1.4 Étapes de gravure de la capacité
Il y a deux niveaux de gravure sèche pour la réalisation de la capacité. Chaque gravure est définie par différents paramètres tels que sa pression, sa puissance, sa chimie de gravure (gaz), les vitesses d’attaques des chimies dans les différentes couches, sa sélectivité, son contrôle...
Gravure premier niveau
Au début du développement de la filière, ce premier niveau de gravure générait des défauts dont l’origine était la chute aléatoire de re-dépôts de gravure sur les flancs gravés. Pour résoudre ce défaut, la puissance Bias a été diminuée afin de réaliser une gravure plus isotrope et ainsi minimiser les dépôts sur les flancs.
Ce premier niveau de gravure en chimie chlorée permet de graver l’empilement Top électrode (Aluminium (Al) et TaN) avec une sélectivité moyenne mais un arrêt contrôlé dans la couche d’arrêt Si
3N
4.
Cette gravure est contrôlée par une double DFA divisée en deux étapes dont les paramètres sont le delay, la normalisation et le trigger pour la gravure principale (main etch (ME)). Un exemple sera donné en annexe E.2 pour voir le résultat de notre double détection.
Gravure second niveau
La seconde gravure consiste à graver le reste de Si
3N
4et la dernière couche de capacité en TaN en étant sélectif par rapport à l’AlCu. La chimie standard fluorée utilisée pour ce niveau de gravure a fait apparaître des défauts sur toutes les plaquettes. Pour y remédier, une gravure à caractère plus physique a été mise en place en triplant le paramètre puissance Bias. Cette modification a été réalisée dans l’urgence sans avoir utilisé une méthodologie particulière de résolution de problème. Elle a permis de supprimer en grande partie le défaut peaux mais pas en totalité.
Cette gravure est réalisée en temps fixe puisqu’en détection de fin d’attaque les capacités n’ont pas de
caractéristiques électriques stables.
3.2 Problématiques associées
À l’heure d’aujourd’hui, un défaut est présent en bord de plaque de manière aléatoire sur un produit en production pour un client. Ce défaut ressemblant à une peau, sera par la suite appelé Peaux. Après recherche, il a été mis en évidence qu’il apparaît après le second niveau de gravure de la capacité et n’est révélé qu’après la gravure passivation (avant les contacts au Cu) par le PVapox.
De plus, un nouveau défaut est apparu. Des tâches marrons ont été remarquées sur l’AlCu en sortie de la gravure second niveau. Après une analyse EDX (Electron Diffraction X-Ray), il a été détecté une présence de TaN dans les tâches marrons. L’idée immédiate est de penser à un résidus de TaN en sortie de gravure second niveau. Il nous faut donc comprendre d’où ce défaut provient et le faire disparaître.
Le but de ce stage est de trouver en priorité une solution pour éradiquer les Peaux du processus de fabrication
et si possible une solution pour comprendre et supprimer les défauts dits tâches marrons.
Chapitre 4
Défaut n o 1 : les peaux
Les peaux sont un défaut, plus ou moins marqué, observé en sortie de gravure du second niveau de la capacité, sur la couche d’arrêt constituée par l’AlCu. Ce défaut se caractérise par des traces marrons en forme de peaux. Ce défaut apparaît après gravure humide au PVapox de la couche de passivation USG, permettant par la suite de reprendre les contacts sur les électrodes Top et Bottom. Le défaut peaux a été analysé en 2019 et le résultat tiré de l’EDX montre des traces de tantale, silicium, carbone et oxygène (ces deux derniers provenant de la résine et du stripping). L’hypothèse a été faite, au vu de la nature des composants du défaut, que celui-ci est généré lors de la gravure second niveau de la capacité (couche de Si
3N
4et TaN). Une première tentative pour faire disparaître le défaut a été réalisé dans l’urgence en modifiant le process GSM815 pour rendre la gravure plus physique (agressive) en triplant la puissance Bias sur les étapes de main etch et overetch. Au vu des résultats observés lors des contrôle défectivité en sortie gravure second niveau modifié (GSM817), sur plusieurs mois de production, le défaut avait quasiment disparu, hormis quelques restes en bord de plaques. Ce dernier existant toujours sur un produit en production en 2020, il a été décidé d’utiliser une méthodologie de type plan d’expérience pour éradiquer au mieux les peaux.
Figure 4.1 – Exemples de peaux (ouvertures AlCu en forme de cercles) détectables sur un lot de production gravé en second niveau avec la recette de production actuelle non optimale GSM817.
4.1 Les plans d’expériences
Le plan d’expérience (DOE) ou Design of Experiments est une technique utilisée notamment dans le monde industriel pour améliorer un procédé de fabrication. Dans notre cas, nous voulons éradiquer un défaut. Le plan d’expérience (DOE) permet de réfléchir aux paramètres d’entrée susceptibles d’influencer les réponses étudiées.
Ces paramètres sont très importants, il faut donc bien comprendre le procédé sur lequel nous travaillons pour ne pas trop s’éloigner de la réalité et obtenir un modèle statistique cohérent (cf annexe F.1).
En règle générale, il convient de commencer par une étude paramétrique afin de comprendre dans un premier
temps les tendances sur nos réponses et les possibles liens entre nos paramètre d’entrée.
4.1.1 Plan d’expérience n
o1 : process flow standard
Dans ce premier DOE, de type factoriel à deux niveaux, nous avons défini les paramètres d’entrée et réponses suivants :
paramètres d’entrée réponses
pression dans la chambre
puissance TCP vitesse d’attaque (VA)
puissance Bias nombre de défauts Peaux
débit d’Argon (Ar) présence de tâches marrons sur la couche d’AlCu débit de Hexafluorure de soufre (SF
6)
Table 4.1 – Tableau récapitulatifs de notre DOE.
Les paramètres d’entrée ont été choisis en fonction des paramètres les plus influents de la recette initiale du second niveau de gravure (GSM815) et conforté par la lecture d’articles ([7], [5], [10]) confirmant l’influence de ces paramètres sur la gravure.La prise en compte de la température du chuck a été envisagée en paramètre d’entrée suite à la présence de tâches marrons sur un lot ayant subi un problème de température lié au chuck.
Les tâches marrons (cf chap. 5) étant présentes sur un produit en production n’ayant pas eu de problème avec la température du chuck, ce paramètre n’a finalement pas été retenu pour le DOE.
Les réponses ont été définies par notre besoin : nous cherchons à faire disparaître les peaux, il faut donc être capable de les quantifier, de même pour les tâches marrons, nous voulons savoir si les deux défauts sont liés donc la quantification peut nous aider. Pour les vitesse d’attaque (VA), nous avons décidé de les mettre en réponse car ce sont elles qui régissent les temps de gravure et donc influent les résultats que nous obtiendrons.
Tous ces paramètres d’entrée devraient nous aider à éradiquer le défaut peaux une fois que nous aurons trouvé les bons compromis entre chacun d’entre eux.
Pour réalisé ce DOE industriel, nous avons utilisé le logiciel Design Expert, qualifié chez STMicroelectronics.
Après avoir décidé de centrer le domaine du DOE sur l’ancienne recette de second niveau de gravure GSM815 qui générait le défaut peaux, nous avons choisi un intervalle de variation des paramètres équipements en accord avec le technicien leader maintenance de l’équipement utilisé. Ces choix faits, nous avons obtenus les recettes suivantes pour le DOE :
Recette Pression Puissance RF Bias Débit de SF
6Débit d’Ar
(mT) (W) (W) (cc) (cc)
1 50 500 150 90 40
2 10 300 50 90 20
3 10 300 50 50 40
4 50 300 50 50 20
5 50 500 50 50 40
6 50 300 50 90 40
7 50 500 50 90 20
8 10 500 50 90 40
9 10 300 150 50 20
10 10 500 50 50 20
11 50 300 150 90 20
12 10 300 150 90 40
13 10 500 150 90 20
14 50 300 150 50 40
15 50 500 150 50 20
16 10 500 150 50 40
GSM815 30 400 50 70 30
Table 4.2 – Liste des recettes à appliquer lors du DOE.
La recette GSM815 a été répétée sur trois plaques afin de tester la reproductibilité du défaut qui s’est avérée satisfaisante.
Pour définir les temps de gravure de chacune des recettes du DOE, il est nécessaire en premier lieu de connaître les vitesses d’attaque associées. Ces déterminations seront faites sur des plaques témoins pour la gra- vure Si
3N
4et d’autres plaques témoins pour la gravure TaN (cf annexe G).
Le taux d’ouverture du masque du second niveau de gravure pouvant nécessiter un ajustement du temps de gravure issu de la division de l’épaisseur par la vitesse d’attaque de la couche considérée, le test de deux durées (minimum et maximum) de gravure est réalisé, avant la réalisation du DOE, avec contrôle de la présence d’éventuels résidus de gravure. Les deux tests donnant des résultats corrects, nous avons décidé de ne pas appliquer de facteur correctif au temps de gravure calculé en divisant l’épaisseur de chaque couche par sa vitesse d’attaque.
(a) (b)
Figure 4.2 – Traces enregistrées pendant gravure des recettes (a) n
o4 avec et n
o5 sans facteur correctif (b).
Après démarrage du DOE, nous nous sommes rendu compte, dès la première plaque, qu’il y avait un soucis de sous-gravure. Pour y remédier, nous avons décidé de majorer de 20% la gravure sur cette même recette.
Les résultats étant satisfaisants mais encore juste, nous avons finalement décidé d’appliquer le facteur correctif connu et appliqué en production à toutes les autres recettes (+30% du temps de gravure initial calculé) afin d’éviter toute sous gravure et de devoir refaire l’intégralité du DOE. La très forte sélectivité de la chimie fluorée sur la couche d’AlCu permet aussi d’attaquer légèrement sans impact. Seule la recette n
o10 très longue en gravure n’a pas eu de facteur correctif (+30%).
Une fois les seize gravures effectuées, les plaques ont été passées au retrait de la résine. La présence de tâches marrons a ensuite été vérifiées au microscope sur les 16 plaques. Ce défaut n’est pas présent uniformément ni sur tous les wafers : à ce stade, nous n’avons pas de lien direct, c’est un défaut aléatoire plus ou moins marqué.
Afin d’observer les peaux, nous avons laissé les plaques continuer le long du process flow jusqu’en sortie de gravure de la couche de passivation par le PVapox, gravure qui permet de révéler les peaux.
Les résultats sont exposés dans la partie 4.1.2 suivante de ce rapport.
4.1.2 Résultats DOE n
o1
Suite au premier DOE, nous avons analysé les plaques sous différentes revues. Les photos illustrant les défauts ci-dessous sont issues de la NSX mais nous avons aussi fait une revue manuelle sur des microscopes classiques.
Nous avons alors pu observer les défauts suivants : 1. les peaux :
Figure 4.3 – Types de peaux observées lors du DOE 1.
2. les joints de grain plus ou moins marqués :
(a) (b)
Figure 4.4 – Les joints de grain peuvent être apparent a ou non b.
3. de l’AlCu marron voir noir :
Figure 4.5 – Selon le procédé, l’AlCu peut devenir marron comme sur ces photos au lieu d’être blanc comme sur les photos des items ci-dessus.
4.1.3 Analyses et discussions DOE n
o1
Les différents défauts ressortant de ce DOE sont difficiles à quantifier.
La NSX nous a aidé à trier les plaques comportant de l’AlCu plus foncé qu’à l’accoutumé puisqu’elle ne recon- naît pas, dans ce cas, les motifs d’alignement. Nous avons déjà pu comprendre que la recette n
o4 ne serait pas la recette choisie pour la mise en production à cause de cette coloration foncée.
Ensuite, nous avons trié toutes les photos grâce à un programme python (cf annexe H). Il en est ressorti des résultats plus ou moins cohérents avec ce que nous avions vu au microscope. Le programme ne fait pas la distinction entre les peaux et l’AlCu coloré (même coloration).
Ce tri a permis de comprendre que certaines plaques étaient plus touchées que d’autres par les peaux mais aussi que les wafer sont très fragiles et qu’il est très facile de créer des défauts par la manipulation des plaquettes (rayure, fibre déposée,...) et donc de voir des défauts non intéressants pour notre problématique et nous empê- chant de quantifier les peaux.
Il a été observé que les plaques suivantes étaient les moins touchées par les trois types de défauts observés : n
o5, n
o9, n
o10, n
o12, n
o15. Il faut alors confirmer cette observation via d’autres moyens.
A l’issue de ce premier DOE, il apparaît clairement que la quantification ne serait pas aisée puisque le défaut, étant aléatoire, peut être présent sur certains endroits d’une plaque et absent sur d’autres. La conséquence de cela est qu’un défaut peaux sera vu en sortie gravure passivation uniquement s’il est situé dans l’ouverture USG.
Par contre s’il est dans une autre zone, il ne sera pas repéré comme il est protégé par l’USG ou inexistant
puisque l’AlCu est gravé.
Step 1 : Oxide growth, (AlCu + TaN) deposition
Si substrate oxide TaN
Si substrate oxide AlCu TaN DOE 1 & DOE 2 & DOE 3
Step 2 : SiN, TaN, Aluminum deposition
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide AlCuTaN SiN TaN Alu DOE 1 & DOE 2 & DOE 3
Step 3 : photolithography + etch 1st level of capacity
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide AlCuTaNSiN TaN Alu
DOE 1 & DOE 2 & DOE 3
Step 4 : photolithography + etch 2nd level of capacity
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide AlCu TaNSiN TaN Alu
DOE 1 & DOE 2 & DOE 3
Step 5
DOE 1 : photolithography + etch BE
Meta (AlCu) DOE 2 & 3 : nothing
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide AlCu TaNSiN TaN Alu
Si substrate oxide
TaNSiN TaN Alu
Si substrate oxide AlCu TaNSiN TaN Alu
USG
Step 6
DOE 1 : USG deposition DOE 2 & 3 : flash Pvapox 20s
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide
AlCu TaNSiN TaN Alu
Si substrate oxide
TaNSiN TaN Alu
Si substrate oxide AlCu TaNSiN TaN Alu
4.1.4 Plan d’expérience n
o2 : process flow modifié avec des alarmes au cours de la gravure
Nous avons donc voulu savoir ce qu’il se passerait en augmentant la surface d’apparition des défauts, c’est-
à-dire en augmentant la surface de la bottom électrode en AlCu comme l’expliquent les schémas ci-dessous.
USG
Step 7
DOE 1 : USG etching with PVapox DOE 2 & 3 : defects revelation on AlCu
Si substrate oxide AlCu TaNSiN TaN Alu
Si substrate oxide TaNSiN TaN Alu
Si substrate oxide AlCu TaNSiN TaN Alu
Exposed defect at Pvapox etching Defect protected from Pvapox etching
Results
DOE 1 : defects revelation on AlCu
apertures (circles) DOE 2 & 3 : defects revelation on Alcu