d’extraction OSL
La validation expérimentale de l’interface boitier pose un problème fondamental : l’absence d’un
deuxième accès au niveau de la puce permettant la réalisation d’une mesure paramètres S en quadripôle.
Des travaux se sont intéressés à cette problématique mais sans présenter de validation expérimentale de
toute l’interface du PCB à la puce. Une des réalisations les plus complètes a proposé de considérer
uniquement les lignes au niveau de la puce et les boules du boitier [3.10]. Il a été possible de mesurer
en quadripôle cette transition en posant les pointes directement sur les boules. Cette approche est
intéressante mais ne peut pas être appliqué dans le contexte de ces travaux à cause de la complexité de
la structure du boitier. En effet, la structure dans [3.10] dispose de boules posées directement sur les
plots de la puce, ce qui limite la désadaptation apporté par le boitier et permet de raisonner uniquement
sur le délai de propagation. Dans notre cas, on a pu constater à travers les simulations EM qu’une
désadaptation importante est apportée par le boitier. De plus, nous devons absolument considérer le
boitier et le PCB comme étant une seule transition vu les fortes interactions présentes entre les deux.
Nous aborderons par conséquent une approche spécifiquement développée pour pallier toutes ces
limitations. Cette approche est basée sur des mesures en dipôle et l’algorithme de calibrage OSL (pour
Open-Short-Load).
3.3.2.1 Description de la méthodologie OSL (Open-Short-Load)
Si l’algorithme OSL est couramment utilisé pour retirer la contribution des interconnexions d’un
dispositif sous test, il n’a encore jamais été utilisé à notre connaissance pour l’extraction d’interfaces
boitier. Cet algorithme a été préféré à l’algorithme TRL (pour Thru-Reflect-Line) puisqu’il permet de
librement choisir le plan de référence au niveau de la puce vu la nature dipolaire des standards.
L’algorithme TRL aurait nécessité l’utilisation de lignes sur puce de différentes longueurs, ces lignes
Chapitre 3 Conception et optimisation de boitiers pour l’émetteur-récepteur radar automobile 77-GHz
nécessitant en cascade des modifications au niveau du boitier afin de relier leurs deux extrémités à
l’interface boitier.
Dans la méthodologie développée ici, la transition (SP), joue le rôle des interconnexions de test. Le
modèle de l’interface boitier est alors extrait en appliquant l'algorithme OSL à partir de mesures de
terminaisons connus, comme le montre la Figure 53.
, avec :
SP= [SP
11SP
12SP
21SP
22].
Figure 53: Le principe de l’algorithme OSL appliqué à l’extraction du modèle de la transition
Trois standards Open, Short et Load sont conçus et caractérisés sur puce nue avant d'être encapsulés
dans le boitier RCP. De cette façon, l’interface boitier se comporte exactement comme des
interconnexions de test décalant l'impédance vue par le port de l'analyseur de réseau vectoriel (VNA) de
Γi à ΓMi, selon (18) :
ΓMi= S11+ S21S12Γi
1 − S22Γi, avec i = O, S, L (18)
Les paramètres S des 3 standards sont mesurés dans les 2 configurations en puce nue et en boitier, et
donnent 6 coefficients de réflexion Γi et ΓMi, avec i = O, S, L. La boite des paramètres S
( SP) du modèle est alors extraite en utilisant les équations (19), (20) et (21), dérivés de (18) :
S𝑃11= Γ𝑀𝐿 (19)
S𝑃21S𝑃12=(Γ𝑠− Γ𝑂)(Γ𝑀𝑆 − Γ𝑀𝐿)(Γ𝑀𝑂 − Γ𝑀𝐿)
Γ𝑠Γ𝑂(Γ𝑀𝑆 − Γ𝑀𝑂)
(20)
S𝑃22=Γ𝑠(Γ𝑀𝐿 − Γ𝑀𝑂) + Γ𝑂(Γ𝑀𝑆 − Γ𝑀𝐿)
Γ𝑠Γ𝑂(Γ𝑀𝑆 − Γ𝑀𝑂)
(21)
Pour l'extraction de SP
21et SP
12à partir de (20), la réciprocité de l’interface boitier permet de
considérer SP21= SP21. L’amplitude et la phase de SP
21(ou SP
12) sont ensuite calculées séparément.
L’amplitude est calculée en utilisant directement (22), alors que pour la phase, il est nécessaire de
Chapitre 3 Conception et optimisation de boitiers pour l’émetteur-récepteur radar automobile 77-GHz
regarder la valeur de la phase à basse fréquence pour décider si la phase commence à 0 ou à , comme
présenté dans la méthode OSL étendue [3.11].
| SP
21| = |SP
12| = √|𝑆𝑃
12𝑆𝑃
21|. (22)
3.3.2.2 Validation expérimentale
Sur la Figure 54, nous procédons à la comparaison des résultats fournis par le modèle extrait à partir de
cette méthodologie à ceux issus des simulations EM présentées plus haut.
Figure 54 : comparaison des simulations et des extractions par la mesure des paramètres S du boitier RCP
On constate que les paramètres S simulés et mesurés sont assez comparables, en particulier les
paramètres S11P et S12P (ou S21P). Les pertes de la transition ainsi que le déphasage qu’elle introduit
sont bien modélisés et les mesures ne présentent pas d’aberrations. Cependant, on remarque que la phase
du paramètre S22P est différente de ce qui est attendu de cette structure. Par ailleurs, l’amplitude est
Chapitre 3 Conception et optimisation de boitiers pour l’émetteur-récepteur radar automobile 77-GHz
supérieure à l’unité, comme s’il s’agissait d’un système actif. À cause de ces limitations, il n’est pas
possible de directement comparer le modèle basé sur les simulations à celui basé sur les mesures de la
transition. La source des erreurs de ce modèle issu des mesures a été investiguée et présentée à la
conférence internationale IEEE RWS2016 [3.12]. En effet, un problème de plan de référence a été
identifié. Le standard « Load » inclut le plot de la puce, connectant le circuit au boitier. Dans les
standards « Open » et « Short », ce plot est mesuré avec les standards et sa contribution à la transition
est retirée. On se retrouve ainsi avec un algorithme qui enlève la contribution du plot pour certains
standards et pas pour d’autres, d’où l’aberration du comportement du S22. Néanmoins, le même article
propose une méthodologie permettant d’exploiter les résultats de cette approche afin de corriger
rigoureusement la simulation EM. Cette correction est basée sur la comparaison des 3 standards OSL
en boitier à des simulations EM de ces 3 standards. Il s’agit de terminer le modèle EM du boitier par des
modèles des standards Open, Short et Load, identiques à ceux conçus et mesurés, et les comparer aux
trois mesures respectives de ces standards en boitier. Cette comparaison a permis d’accorder
correctement les simulations et les mesures. En effet, elle a permis de constater la nécessité de rajouter
une capacité parallèle d’une dizaine de fF, au niveau du plot de la puce, dans le modèle EM, pour tenir
compte de l’effet du substrat semi-conducteur. Après la correction de cet écart grâce à l’ajout de la
capacité sous forme d’élément localisé au niveau du plot de la puce, les simulations des standards
correspondent parfaitement aux mesures comme on peut le voir sur la Figure 55.
______
mesures
______
simulations EM initiales
______