TABLE DES FIGURES

152 | P a g e

Figure 3.1 : Représentation graphique de la méthodologie DSE ... 87 Figure 3.2 : Election de la combinaison gagnante ... 92 Figure 3.3 : L'algorithme de personnalisation de NoC par insertion de liens ... 93 Figure 3.4 : Exemple de déroulement de l’algorithme de sélection de liens à insérer ... 94 Figure 3.5 : Types de nœuds dans NIRGAM ... 96 Figure 3.6 : La structure du commutateur, (a) dans la version originale de NIRGAM, (b) dans la version personnalisée de NIRGAM ... 96 Figure 3.7 : Le NoC de type 2D 4x4 Mesh avec les flux de données entre les nœuds

communicants ... 97 Figure 3.8 : Le degré de clusterisation du NoC de type 2D 4x4 Mesh, lorsque S varie de 0 à 120 ... 99 Figure 3.9 : La distance moyenne du NoC de type 2D 4x4 Mesh, lorsque S varie de 0 à 120 99 Figure 3.10 : Le degré de clusterisation pour des NoCs personnalisés par l’ajout de liens, avec le dégrée de chaque nœud fixé à 8 ... 100 Figure 3.11 : La distance moyenne pour des NoCs personnalisés par l’ajout de liens, avec le dégrée de chaque nœud fixé à 8 ... 101 Figure 3.12 : Le degré de clusterisation pour des NoCs personnalisés par l’ajout de liens, jusqu’à des NoCs entièrement connectés ... 101 Figure 3.13 : La distance moyenne pour des NoCs personnalisés par l’ajout de liens, jusqu’à des NoCs entièrement connectés ... 102 Figure 3.14 : Un NoC de type FracNoC avec k = 3 ... 103 Figure 3.15 : Un NoC de type FracNoC avec k = 1, …, 4 ... 104 Figure 3.16 : La latence moyenne avec les modèles de trafic Bit-Reversal, Transpose, Shuffle et Uniform (par ligne) lorsque le nombre de liens insérés S égale à 0, 10, 20 et 30 liens (par colonne) et le flit-intervalle varie de 10, 15, 20, 25 à 30 (par cellule) ... 107 Figure 3.17 : La charge de communication des liens avec les modèles de trafic Bit-Reversal, Transpose, Shuffle et Uniform (par ligne) lorsque le nombre de liens insérés S égale à 0, 10, 20 et 30 liens (par colonne) et le flit-intervalle varie de 10, 15, 20, 25 à 30 (par cellule) ... 108 Figure 3.18 : La consommation d’énergie avec les modèles de trafic Bit-Reversal, Transpose, Shuffle et Uniform (par ligne) lorsque le nombre de liens insérés S égale à 0, 10, 20 et 30 liens (par colonne) et le flit-intervalle varie de 10, 15, 20, 25 à 30 (par cellule) ... 109 Figure 3.19 : Le débit avec les modèles de trafic Bit-Reversal, Transpose, Shuffle et Uniform (par ligne) lorsque le nombre de liens insérés S égale à 0, 10, 20 et 30 liens (par colonne) et le flit-intervalle varie de 10, 15, 20, 25 à 30 (par cellule) ... 110 Figure 3.20 : Structure du commutateur et flux de données échangées entre les nœuds

sélectionnés ... 112 Figure 3.21 : L’entrée/sortie de trafic du nœud Si ... 113 Figure 3.22 : Les flux de données utilisées pour la modélisation par réseau à compartiments, dans le NoC de type 2D 4x4 Mesh ... 115 Figure 3.23 : La variation de taille des buffers dans le temps calculée par simulation et

analyse lorsque le débit d’injection est de 20 flits/s ... 117 Figure 3.24 : La variation de taille des buffers dans le temps calculée par simulation et

analyse lorsque le débit d’injection est de 40 flits/s ... 117 Figure 3.25 : La variation de taille des buffers dans le temps calculée par simulation et

analyse lorsque le débit d’injection est de 60 flits/s ... 118 Figure 3.26 : La variation de taille des buffers dans le temps calculée par simulation et

analyse lorsque le débit d’injection est de 80 flits/s ... 118 Figure 3.27 : La taille maximale des tampons évaluée en utilisant la modélisation par réseau à compartiments, Network Calculus et la simulation ... 119

Figure 4.1 : Exemple d’un système et le modèle Stock/flux correspondant ... 122 Figure 4.2 : Un NoC de type 2D 3x3 Mesh, avec 9 cœurs IPs de traitement ... 122 Figure 4.3 : L’architecture des commutateurs ... 124

153 | P a g e

Figure 4.4 : La mise en œuvre du mécanisme d’asservissement ... 125 Figure 4.5 : Le modèle de trafic HotSpot sur une architecture d’interconnexion sur puce 2D 4x4 Mesh ... 126 Figure 4.6 : L’occupation moyenne des tampons en fonction du taux d’injection ... 128 Figure 4.7 : L’occupation maximale des tampons en fonction du taux d’injection ... 129 Figure 4.8 : L’occupation maximale des tampons des commutateurs S2, S6, S10 et S14, résultats obtenus par simulation, le taux d’injection est de 60 flits/s ... 130 Figure 4.9 : Le nombre de flits soumis et reçus, résultats obtenus par simulation et par

évaluation analytique ... 130 Figure 4.10 : L’occupation moyenne des tampons, avec contrôle, la taille des tampons est de 20 flits ... 131 Figure 4.11 : L’occupation maximale des tampons, avec contrôle, la taille des tampons est de 20 flits ... 132 Figure 4.12 : L’occupation moyenne des tampons des commutateurs S2, S6, S10 et S14, résultats obtenus par évaluation analytique, le taux d’injection est de 60 flits/s ... 132 Figure 4.13 : L’occupation moyenne des tampons des commutateurs S2, S6, S10 et S14, résultats obtenus par simulation, le taux d’injection est de 60 flits/s ... 133 Figure 4.14 : Le nombre de flits soumis et reçus, la taille des tampons est fixée à 20 flits ... 134 Figure 4.15 : La latence moyenne avec et sans contrôle ... 135 Figure 4.16 : Le nombre de flits soumis et reçus, avec et sans modifier la bande passante, la taille des tampons est fixée à 20 flits ... 136 Figure 4.17 : L’occupation moyenne des tampons avec différentes tailles de tampons, 10 et 20 flits ... 136 Figure 4.18 : L’architecture d’interconnexion sur puce 2D 4x4 Mesh et les flux de données échangés entre les cœurs sources et destinataires sélectionnés ... 137 Figure 4.19 : L’occupation moyenne des tampons, sans contrôle, le débit d’injection est de 100 flits/s ... 138 Figure 4.20 : L’occupation moyenne des tampons, avec contrôle, le débit d’injection est de 80 flits/s ... 138 Figure 4.21 : L’occupation moyenne des tampons, avec contrôle, la taille des tampons est fixée à 4 flits et le taux d’injection est de 100 flits/s ... 139 Figure 4.22 : L’occupation moyenne des tampons, avec contrôle, la taille des tampons est fixée à 10 flits et le taux d’injection est de 100 flits/s ... 139 Figure 5.1 : Couches de l’architecture NoC et les mécanismes Self-CHOP ... 146 Figure 5.2: Une architecture 3D NoC ... 147

154 | P a g e

[1] F. Balestra et S. Critoloveanu, «Technologie silicium sur isolant (SOI),» Techniques de

l'ingénieur Technologies des dispositifs actifs, vol. Référence 42286210, 2013.

[2] W. a. T. B. Dally, «Route Packets, Not Wires: On-chip Interconnection Networks,» chez

Design Automation Conference, Las Vegas, Nevada, USA, 2001.

[3] P. Pande, C. Grecu, M. Jones, A. Ivanov et R. Saleh, «Performance evaluation and design tradeoffs for networkon-chip interconnect architectures,» Computers, IEEE

Transactions on, vol. 54, n° 18, p. 1025–1040, 2005.

[4] U. Ogras et R. Marculescu, «It’s a small world after all: Noc performance optimization via long-range link insertion,» Very Large Scale Integration (VLSI) Systems, IEEE

Transactions on, vol. 14, n° 17, p. 693–706, 2006.

[5] L. Wang, Y. Cao, X. Li et X. Zhu, «Application specific buffer allocation for wormhole routing networks-on-chip,» chez NoCArc'08, MICRO-41, 2008.

[6] T. Moscibroda et O. Mutlu, «A case for bufferless routing in on-chip networks,» chez

Proceedings of the 36th International Symposium on Computer Architecture (ISCA),

2009.

[7] S. Suboh, M. Bakhouya, J. Gaber et E.-G. El-Ghazawi, «An interconnection architecture for network-on-chip systems,» Telecommunication Systems, vol. 37, n° 11-3, p. 137– 144, 2008.

[8] M. Stensgaard et J. Sparso, «Renoc: A network-on-chip architecture with reconfigurable topology,» chez Second ACM/IEEE International Symposium on Networks-on-Chip, 2008.

[9] M. Modarressi, H. Sarbazi-Azad et M. Arjomand, «A hybrid packet-circuit switched on chip network based on SDM,» chez Design, Automation & Test in Europe Conference

& Exhibition, 2009.

[10] V. Soteriou et L.-S. Peh, «Exploring the design space of self-regulating power-aware on/off interconnection networks,» IEEE Transactions on Parallel and Distributed

Systems, vol. 18, n° 13, pp. 393-408, 2007.

[11] M. Faruque, T. Ebi et J. Henkel, «Configurable links for runtime adaptive on chip communication, DATE'09,» chez Proceedings of the Conference on Design, Automation

and Test in Europe, 2009.

[12] M. Hayenga, N. Jerger et M. Lipasti, «SCARAB: A single cycle adaptive routing and bufferless network,» chez Proceedings of the 42nd Annual International Symposium on

Microarchitecture, 2009.

[13] S. Suboh, M. Bakhouya, S. Lopez-Buedo et T. El-Ghazawi, «Simulation-based approach for evaluating on-chip interconnect architectures,» chez Programmable Logic, 2008 4th

Southern Conference on, 2008.

[14] G. Varatkar et R. Marculescu, «Traffic analysis for on-chip networks design of multimedia applications,» chez Design Automation Conference, 2002. Proceedings.

39th, 2002.