Scanner QCB for Character Transfer Between Character and Bit Service (XDHCSPQ)

2.3 Síntese do Capítulo e Conclusão

Este capítulo apresentou um estudo comparativo do que tem sido feito no estado da arte com relação ao desempenho de várias topologias de ADC. Para isso, foram definidas algumas figuras de mérito para tornar possível a comparação de diferentes arquiteturas de ADC em diferentes modos de operação. A fim de escolher a topologia de ADC que mais se adéqua à aplicação de matrizes multieletrodos, foram analisados vários cenários levando-se em consideração a largura de banda, resolução, potência dissipada e as figuras de méritos.

Ao finalizar o estudo, concluiu-se que a arquitetura mais adequada é a sigma delta, pois é a que oferece o melhor trade-off precisão e largura de banda, sendo capaz de al- cançar resoluções em torno de 16 bits para uma média largura de banda, além de fornecer ao projetista topologias robustas adequadas para projetos em circuitos integrados. Porém, para superar a desvantagem de não ser adequada para multiplexação de canais, adotou-se uma arquitetura variante do ADC Σ∆ tradicional, o ADC Σ∆I. Constatou-se que atual- mente ela é motivo de estudo para vários pesquisadores, confirmando sua adequação para a aplicação considerada neste trabalho. O capítulo seguinte aborda detalhadamente o prin- cípio de funcionamento dos conversores Σ∆I, fazendo uma extensão para moduladores de alta ordem. Será detalhada também a arquitetura geral, proposta neste trabalho, de um sis- tema de aquisição multicanal de sinais multiplexados no tempo, levando em consideração as topologias escolhidas para o modulador e o filtro digital. Analisando assim, o impacto da escolha do filtro digital no ruído térmico e consequentemente no comportamento geral do conversor A/D.

Capítulo 3

Sistema e Arquitetura Incremental

Neste capítulo apresenta-se uma visão geral do sistema de aquisição de multicanais proposto neste trabalho, descrevendo-se detalhadamente as principais características das topologias utilizadas para a implementação do modulador Σ∆ e do filtro digital. É apre- sentado também, o princípio de funcionamento da arquitetura dos conversores incremen- tais, iniciando brevemente com arquiteturas de primeira ordem e posteriormente dando ênfase às arquiteturas de alta ordem. Este capítulo propõe uma análise detalhada do im- pacto do uso de filtros digitais de alta ordem no ruído referido à entrada dos conversores Σ∆I. Esta avaliação é essencial para determinar a real contribuição do ruído térmico de- vido à resistência finita das chaves, a qual é a principal contribuinte para a formação do ruído total em conversores que utilizam a técnica de capacitores chaveados. No entanto, antes de apresentar as topologias escolhidas, é importante conhecer as principais vanta- gens e desvantagens oferecidas na implementação de moduladores em tempo discreto e em tempo contínuo, para que assim, escolha-se a que mais se adéqua ao objetivo deste trabalho.

3.1 Tempo Discreto e Tempo Contínuo

Provavelmente, a primeira escolha que o projetista deve fazer antes de projetar um modulador sigma delta, é definir se o mesmo será implementado em Tempo Discreto (Discrete Time - DT) ou em Tempo Contínuo (Continuous Time - CT). Entre os vários moduladores Σ∆ de baixa potência publicados nos últimos anos, a implementação em DT (YANG; YAO; LIAN, 2012; YEKNAMI; ALVANDPOUR, 2013; YEKNAMI; QAZI; ALVANDPOUR, 2014) é a escolha preferida em comparação com os seus homólogos CT, para melhor comparação o leitor é referenciado a tabela 2.1. O modulador DT é mais atraente para aplicações de alta resolução devido à sua maior linearidade e precisão (PAVAN et al., 2017). O modulador CT, no entanto, tem uma característica distinta que pode ajudar a reduzir o consumo de energia. Essa característica é a ausência de chave- amento nos integradores ativos RC, que ameniza as especificações dos amplificadores e elimina a necessidade de circuitos clock boosting para as chaves, em operação de baixa tensão (ZELLER et al., 2014). De modo geral, o produto ganho largura de banda (Gain BandWidth Product - GBW) de um amplificador em um modulador em CT pode ser es- colhido para ser de um a três vezes da frequência de amostragem, enquanto que em um

modulador em DT pode ser de cinco a sete vezes da frequência de amostragem, para obter uma estabilização precisa (CARUSONE et al., 2012). Por outro lado, as resistências de integração utilizadas nos filtros ativos degradam o ganho DC dos amplificadores. Para minimizar a degradação do ganho, uma grande resistência de integração, em compara- ção com a resistência de saída do amplificador, deve ser utilizada, ou como alternativa, para integrar um esquema de ganho boosting na topologia do amplificador, como feito em (ZHANG et al., 2011).

Em operação de baixa tensão, aumentar o ganho DC dos amplificadores é uma ta- refa difícil devido à ausência de transistores cascoding, e assim será preciso utilizar uma área maior e dissipar mais potência. Além disso, em filtros de CT, os amplificadores exigem circuitos de realimentação de modo comum (Common Mode FeedBack - CMFB) que dissipam mais potência do que os circuitos CMFBs em SC (Switched Capacitor), para a polarização robusta contra variação de processo, tensão e temperatura (PVT). Esta é mais uma desvantagem do uso de filtros em CT. Em comparação com os moduladores em DT, o desempenho dos moduladores em CT é mais sensível às não linearidades de clock, como por exemplo, o clock jitter (ORTMANNS; GERFERS, 2006). Felizmente, estas não linearidades são atenuadas em aplicações de baixa velocidade, como aplicações biomédicas. A constante de tempo RC está presente em qualquer implementação de mo- dulador em CT, que pode afetar amplamente o desempenho ou até mesmo criar problemas com a instabilidade. Já os moduladores em DT são mais robustos diante das variações dos capacitores, do que os seus homólogos em CT diante de variações da RC (YEKNAMI, 2014). Portanto, devido às vantagens apresentadas pela implementação de moduladores Σ∆ utilizando a técnica de capacitores chaveados, este trabalho foca no projeto de um conversor de alta resolução e baixa potência usando implementação em DT.