Réalisation de contacts à faible hauteur de barrière Schottky

Dans le but d’optimiser la réalisation des contacts, une approche alternative à base de contacts

faiblement résistifs a été développée. L’objectif est de moduler la hauteur de barrière du contact (b)

en changeant le matériau à l’interface semiconducteur/métal. Cela a pour conséquence de moduler le passage des porteurs de charges à travers la bande interdite et d’influer sur le travail d’extraction du métal. Cette problématique sera développée dans le chapitre 3.

Une des solutions pour obtenir de manière reproductible des contacts avec des propriétés électriques stables se base sur l’utilisation de siliciure [219], [220]. Un siliciure est un alliage de silicium. C’est donc une variété d’intermétallique, obtenue par activation thermique d’une couche de métal sur du silicium. La technique de saliciure (de l’anglais « salicide » contraction de « self-aligned silicide » pour « siliciure autoaligné ») est la plus utilisée en microélectronique [221], [222]. Cette approche permet de ne pas

5 µm

5 µm

84

avoir recours aux procédés de photolithographie pour localiser la présence du siliciure. Ce phénomène d’auto-alignement est très intéressant, notamment pour les approches 3D où l’extrémité supérieure des nanofils est difficile d’accès. La réaction de siliciuration est très sensible aux impuretés à la surface du silicium comme l’oxyde natif. En présence d’oxyde la réaction n’a pas lieu. Ainsi le métal peut être retiré par gravure sélective. Le métal choisi est le nickel [223], qui remplace le cobalt dans les transistors CMOS depuis le nœud technologique 65 nm. Les mécanismes de formation de ces siliciures de nickel ont été largement étudiés aussi bien dans la configuration de couche mince [223] que pour des nanostructures (Figure 64) [224].

85

Figure 65 : Réalisation des contacts en siliciure de nickel : a) réseau de nanofils, b) dépôt de nickel (jaune), c) recuit de diffusion pour former le siliciure de nickel (marron), d) retrait du nickel

Une alternative pour réaliser simultanément des siliciures de nickel aux deux extrémités du nanofil a été développée. La première étape consiste à déposer une couche de nickel par évaporation (Figure 65.b). Ensuite la réaction de siliciuration est provoquée par un recuit thermique (Figure 66.c). Grâce à la présence de l’oxyde, cette réaction n’a lieu qu’aux emplacements des contacts. Finalement, le nickel non transformé est retiré par gravure humide à l’aide d’une solution d’attaque « piranha » (Figure 65.d) pour obtenir des nanofils siliciurés aux deux extrémités (Figure 66.b)

a) b)

c) _d)

86

Figure 66 : a) images MEB du réseau de nanofils après le dépôt de nickel avec en insert le sommet du nanofil, b) nanofils siliciurés aux deux extrémités, c) nanofils intégrés dans un dispositif fonctionnel

2.2.4 Assemblage

Pour pouvoir être testés sous gaz, les capteurs doivent être montés en boitier. La configuration du banc de test est compatible avec les boitiers TO-5 et TO-8. L’avantage des TO-8 est de disposer de 16 broches pour contacter un maximum de capteurs ainsi que d’une plus grande surface d’accueil pour le composant.

Après la dernière étape de fabrication, le wafer est découpé par clivage en carrés de 5 mm². Ensuite, ces puces sont reportées sur le boitier grâce à une colle époxy. L’étape finale de l’assemblage consiste à réaliser les contacts entre le boitier et la puce par câblage par fil (wire bonding) à l’aide d’une micro-soudeuse. Pour diminuer les résistances de contacts, le fil est en aluminium ce qui permet d’avoir un contact aluminium/aluminium. Finalement les capteurs sont prêts à être testés (Figure 67).

a) ^b)

1 µm _{1 µm}

87

Figure 67 : Capteurs montés en boitier : les fils en aluminium de 25 µm de diamètre font la connexion entre les contacts du composant et le boitier

Conclusion

Ce deuxième chapitre a été consacré au développement d’un procédé à grande échelle, compatible CMOS pour obtenir un capteur basé sur une architecture 3D à nanofils (Figure 68). Dans un premier temps un procédé top-down a été mis au point pour réaliser des réseaux de nanofils verticaux de silicium avec une approche grande échelle et reproductible. La première étape consiste à réaliser un masque par photolithographie optique. Le profil des motifs obtenu est primordial pour la suite du procédé. La deuxième étape consiste à transférer le dessin du masque dans le substrat par gravure plasma. Différentes recettes ont été développées pour obtenir des nanofils verticaux : une recette continue et une autre basée sur le procédé Bosch qui augmente significativement le ratio surface sur volume par rapport à la première. La troisième étape est l’amincissement des nanofils par oxydation sacrificielle, qui permet au final d’obtenir des nanofils d’un diamètre de l’ordre de 100 nm et d’une hauteur de 3 µm. L’association de ces trois étapes permet un parfait contrôle de tous les paramètres du réseau de nanofils : hauteur, diamètre, position, espacement entre nanofils, nombre de nanofils…

88

Figure 68 : Photo d'un substrat 4 pouces à la fin du procédé de fabrication des capteurs et image MEB d’un capteur

La deuxième partie de ce chapitre concerne la réalisation de contacts pour finaliser l’architecture 3D. Une approche générique à tous types de matériaux est présentée en premier. Elle se base sur un procédé dit « etch-back » pour mettre en forme le contact inférieur. Dans la continuité, une méthode fondée sur la technique du pont à air est mise en œuvre pour réaliser le contact supérieur. Cette démarche est similaire à la précédente, mais repose sur l’utilisation d’un matériau sacrificiel. En parallèle, un procédé est proposé pour la fabrication de contacts à base de siliciure de nickel, tout en s’affranchissant des problèmes liés à la diffusion de celui-ci dans le silicium.

Pour conclure, le procédé développé a permis la fabrication de composants 3D à base de nanofils de silicium. Ces dispositifs ont été réalisés par une approche grande échelle, CMOS, avec peu d’étapes technologiques et modulable selon les besoins comme diminuer les résistances de contacts. A la suite de la validation des propriétés structurelles de cette architecture 3D (Figure 68), le prochain chapitre est dédié à la caractérisation électrique et sous gaz des dispositifs 3D à nanofils pour évaluer les potentialités en tant que capteur de gaz et entériner cette approche.

1 cm

89

Chapitre 3 – Caractérisation électrique, morphologique et sous gaz du